可动态配置的流水线预处理器制造技术

一种流水线视频预处理器包括多个可配置图像处理模块。可利用直接处理器控制、DMA访问、或两者配置模块。可经由DMA访问的块控制列表有利于按照与直接处理器控制类似的方式进行模块的配置。可逐帧地更新模块中的参数。

【技术实现步骤摘要】
【专利摘要】一种流水线视频预处理器包括多个可配置图像处理模块。可利用直接处理器控制、DMA访问、或两者配置模块。可经由DMA访问的块控制列表有利于按照与直接处理器控制类似的方式进行模块的配置。可逐帧地更新模块中的参数。【专利说明】可动态配置的流水线预处理器本申请是进入中国国家阶段日为2014年4月14日、申请号为201280050534.4，专利技术名称为“可动态配置的流水线预处理器”专利技术专利申请的分案申请。相关申请的交叉引用本申请要求2011年10月14日提交的美国临时专利申请N0.61/547,442的优先权，其整体公开在此通过引用并入本文。
技术介绍
诸如摄像机产生的或从存储器读取的视频帧流之类的视频帧流一般都要求进行处理以改进视频质量或提取视频特征。这种处理通常由后置处理操作中的软件来完成。后置处理操作可能由于下述原因而变化:(i)需要修改算法处理模块的参数/系数；(ii)需要执行给定算法的精细变化；和/或(iii)需要改变视频所需执行的操作。然而，软件方案虽然是多样化的，但是就处理功率来说是很慢的而且昂贵的。基于硬件的算法通常较快而且更效率，但是硬件就其本质而言很难快速且容易地重新配置，尤其是在其保持与实时流视频同步时。因此，现有的基于硬件的图像处理系统会产生非最佳结果，这是因为它们在灵活性方面的限制。所以，需要一种快速、有效、可重新配置的基于硬件的图像处理系统。
技术实现思路
在本专利技术的一个实施例中，流水线视频预处理器("PVP")由几个算法变化图像处理模块组成，这些图像处理模块可按照各种不同的可定制的配置彼此连接。这些模块中的每个具有控制给定算法实施方式的有限变化的多个参数寄存器。在没有数据损失的情况下逐帧地重新配置模块的参数，而且可以最少的数据损失或没有数据损失而改变模块的配置。可经由连接的处理器、经由DMA访问或两者同时改变参数。不同控制方案被设计成彼此兼容，从而确保它们之间的无缝转换。在一个方面中，流水线视频预处理器包括布置在流水线中的多个图像处理模块。输入端口接收用于多个模块的配置参数，而且图像管控制器解码配置参数。影像寄存器将配置参数应用至多个模块，从而改变模块的图像处理特征。流水线可以是用于处理来自存储器的图像数据的存储器流水线或用于处理来自数码相机的图像数据的相机流水线。可包括一个或多个附加流水线(例如，存储器流水线或相机流水线)。配置参数可以是从处理器或直接存储器访问("DMA")引擎接收的。配置参数可被布置在块控制结构中的存储器中并且经由DMA通道而被访问；块控制结构可包括块控制报头和一个或多个块控制字。块控制结构中的块控制字的偏移对应于存储器映射寄存器("MMR")空间中的地址。配置参数可被应用至视频数据的第一帧，而且更新后的配置参数被应用至视频数据的第二帧。模块中的不同流水线级可根据数据边界在不同时间点接收更新后的配置参数。在另一方面中，一种处理流水线视频预处理器中的图像帧的方法包括接收用于流水线视频预处理器中的多个图像处理模块的配置参数。配置参数可被存储在影像寄存器中并被提供给多个图像处理模块，从而改变模块的图像处理特性。可从处理器或DMA引擎接收配置参数；模块可被布置在一个或多个流水线中。一个或多个流水线可包括用于处理来自存储器的图像数据的存储器流水线或用于处理来自数码相机的图像数据的相机流水线。配置参数可被布置在块控制结构中的存储器中并且经由DMA通道而被访问。块控制结构可包括块控制报头和一个或多个块控制字。块控制结构中的块控制字的偏移可对应于存储器映射寄存器("MMR")空间中的地址。配置参数可被应用至视频数据的第一帧，更新后的配置参数可被应用至视频数据的第二帧。模块中的不同流水线级可根据数据边界在不同时间点接收更新后的配置参数。在另一方面中，数字信号处理器中的流水线视频预处理器包括布置在流水线中的多个图像处理模块以及用于接收针对多个模块的配置参数的输入端口。图像管控制器解码配置参数，而且影像寄存器将配置参数应用至多个模块，从而改变模块的图像处理特性。流水线可以是用于处理来自存储器的图像数据的存储器流水线或用于处理来自数码相机的图像数据的相机流水线。在另一方面中，一种用于配置流水线预处理器中的模块的系统包括用于从处理器接收第一控制信号的第一输入端口以及用于从存储器接收第二控制信号的第二输入端口。仲裁单元解决第一和第二控制信号之间的冲突。控制器解码第一和第二控制信号并且将从中导出的配置参数应用至模块。接口(例如，增强外围总线("APB")接口)可被用于解码第一控制输入。第一控制信号可以是存储器映射寄存器("MMR")输入，而且第二控制信号可以是从一个或多个直接存储器访问("DMA")通道接收的。第一控制信号可控制第一模块子组，而且同时第二控制输入可控制第二模块子组。一个模块可由第一和第二控制信号两者控制。影像寄存器可接收解码的第一和第二控制信号中的一个。影像寄存器可对至少一个模块中的应用寄存器进行写入从而将配置参数应用至该模块。仲裁单元可在冲突事件中暂缓第二控制信号。在另一方面中，一种用于配置流水线预处理器中的模块的方法包括接收来自处理器的第一控制信号以及来自存储器的第二控制信号。解决第一和第二控制信号之间的冲突。解码第一和第二控制信号，并且将从中导出的配置参数应用至所述模块。可利用从第一或第二控制信号中的一个导出的信息填充影像寄存器。可根据影像寄存器的内容配置模块。可在模块的配置期间忽略第一控制信号。可在冲突事件中暂缓第二控制信号。第二控制信号可以是从一个或多个DMA通道接收的。第一控制信号可控制第一模块子组，而且同时第二控制输入可控制第二模块子组。一个模块可由第一和第二控制信号两者控制。在另一方面中，具有数字信号处理器中的可配置模块的流水线视频预处理器包括用于从数字信号处理器接收第一控制信号的第一输入端口以及用于从存储器接收第二控制信号的第二输入端口。仲裁单元解决第一和第二控制信号之间的冲突。控制器解码第一和第二控制信号，并且将从中导出的配置参数应用至所述模块。第一控制信号可以是MMR输入，而且第二控制信号可以是DMA输入。在另一方面中，一种用于编程流水线视频预处理器中的可重新配置的模块的系统包括用于经由直接存储器访问("DMA")通道从存储器接收块控制结构的输入端口。图像管控制器解码块控制结构中的块控制报头并且根据解码后的块控制报头选择块控制结构中的块控制字。影像寄存器接收块控制字，并将块控制字中的参数应用至可重新配置的模块中的应用寄存器，从而调节模块的参数。块控制报头可包括唯一地识别模块的块地址。输入端口可进一步接收包括多个块控制结构的块控制列表。块控制报头可包括字计数，字计数包括块控制结构的数量。块控制结构的顺序可对应于流水线中模块的顺序。块控制报头可包括指示哪个应用寄存器接收块控制字的偏移。偏移可等效于模块中的应用寄存器的存储器映射寄存器("MMR")地址和模块的MMR基地址之间的差异。块控制报头可包括多路复用器选择信息，用于指定模块如何连接第二模块。用于应用寄存器的块控制字的偏移可对应于相同应用寄存器在存储器映射寄存器("MMR")空间中的地址。块控制字的偏移可以是通过使地址偏移而获得的。在另一方面中，一种用于编程流水线视频预处理器中的可本文档来自技高网...

【技术保护点】
一种用于编程流水线视频预处理器中的可重新配置的模块的系统，包括：用于处理图像数据的可重新配置的硬件模块；用于存储模块参数的影像寄存器；用于将参数应用至模块的控制器；以及模块内的应用寄存器，用于接收参数，其中模块中的不同流水线级根据数据边界通过流水线的传播在不同时间被配置的接收模块参数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·G·拉奥，M·迈耶庞德萨克，B·库斯塔特斯彻，S·卡泽哈伊利，G·穆特乌萨米，R·布希，G·卡拉纳姆，P·桑杰弗，B·勒纳，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US