可动态配置自重构流水线模数转换器制造技术

一种可动态配置自重构流水线模数转换器，其特征在于：它包括重构配置控制电路（１）、第一采样保持电路（２）、可控流水线电路（３）和延时校正电路（４）；　　　　重构配置控制电路（１）根据接收的重构控制信号及时钟信号对流水线模数转换器的采样频率大小及分辨率位数进行动态配置和重构，产生一组非交叠时钟信号和一组控制信号，并分别传送给第一采样保持电路（２）、可控流水线电路（３）和延时校正电路（４）；　　　　第一采样保持电路（２）接收外部输入的待转换的模拟信号，利用重构配置控制电路（１）提供的非交叠时钟信号，对输入的待转换的模拟信号进行采样并保持半个周期，并将保持的电压值送给可控流水线电路（３），第一采样保持电路（２）根据重构配置控制电路（１）提供的控制信号，处于工作或关断状态；　　　　可控流水线电路（３）包括ｉ－１级转换器，其中，７≤ｉ≤１２；它根据来自重构配置控制电路（１）的控制信号，对分辨率位数进行配置和重构，并按照配置重构之后的分辨率位数对第一采样保持电路（２）送来的电压值进行分级量化，输出相应位数的数字信号，并传送给延时校正电路（４）；　　　　延时校正电路（４）接收来自重构配置控制电路（１）的非交叠时钟信号及来自可控流水线电路（３）的数字信号，对可控流水线电路（３）中各级转换器输出的带冗余位的数字信号进行延时并进行校正，输出一组相应位数的数字信号。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种可动态配置自重构流水 线模数转换器，它尤其适用于通信领域。
技术介绍
模数转换器广泛应用于仪表、信号检测与处理、图像处理、多媒体和 通信等领域，几乎所有的与模拟信号相关的电子产品中都可以看到它的身 影。不同的领域对模数转换器的性能要求不同，因此模数转换器的结构也 相应的不同。对于模数转换器的设计而言，速度、精度及功耗是主要考虑的几个因素；但是这三者也是互相制约的，它们之间存在着折衷。由于流 水线结构模数转换器在芯片面积、速度、精度、功耗以及设计效率等方面 得到了很好的折衷，因此在对模数转换器速度及精度要求较高的通信领域 得到了广泛的应用。目前大多数的流水线模数转换器都是以恒定的采样频率和恒定的分辨 率工作的，也即在某种特定输入频率情况下以一种不变的模式工作；这对 于那些存在多种频段输入信号的应用场合来说，就相应的需要多种采样频 率及分辨率不同的模数转换器来配合使用。例如在无线局域网应用领域， 存在不同的协议标准如IEEE802.11a、正EE 802.11b、 IEEE 802.11g等，它们所允许的输入信号频率范围、调制技术、数据传输率等都存在着很大的 不同，相应地对模数转换器采样频率及分辨率的要求也都是不一样的；为 了兼容这些标准， 一个多标准收发器也就相应地需要多个不同的模数转换 器。如Alireza Shirvani, Derek Cheung, Randy Tsang, Shafiq Jamal， Thomas Cho， Xiaodong Jin， Yonghua Song等在IEEE 2006 Custom Intergrated Circuits Conference(CICC)上发表的"A dual-band triple-mode SoC for 802,lla/b/g Embedded WLAN in 90nm CMOS"(—个用于802.11a/b/g嵌入式无线局域网的90nm CMOS双波段三重模式Soc芯片)，它针对2.4GHz和5GHz两个 不同频段范围，采用了两个模数转换器。虽然采用两个模数转换器可以很 好的解决2.4GHz和5GHz频段信号的兼容问题，但这也带来了问题不仅 造成芯片面积的增加，而且在数据传输率不同时将会引起没有必要的功耗; 当随着频段数目增加，不是两个，而是多个时，就需要更多数目的模数转 换器，这将造成SOC芯片面积的增加以及功耗的增加。
技术实现思路
本专利技术的目的是为了提供一种可动态配置自重构流水线模数转换器， 该模数转换器可以根据输入信号的频率范围以及应用场合的不同，动态地 配置和重构模数转换器采样频率的大小以及分辨率的位数，同时可以降低 功耗。本专利技术提供的可动态配置自重构流水线模数转换器，其特征在于它 包括重构配置控制电路、第一采样保持电路、可控流水线电路和延时校正 电路；重构配置控制电路根据接收的重构控制信号及时钟信号对流水线模数 转换器的采样频率大小及分辨率位数进行动态配置和重构，产生一组非交 叠时钟信号和一组控制信号，并分别传送给第一采样保持电路、可控流水线电路和延时校正电路；第一采样保持电路接收外部输入的待转换的模拟信号，利用重构配置 控制电路提供的非交叠时钟信号，对输入的待转换的模拟信号进行采样并 保持半个周期，并将保持的电压值送给可控流水线电路，第一采样保持电 路根据重构配置控制电路提供的控制信号，处于工作或关断状态；可控流水线电路包括i-l级转换器，它根据来自重构配置控制电路的控 制信号，对分辨率位数进行配置和重构，并按照配置重构之后的分辨率位 数对第一采样保持电路送来的电压值进行分级量化，输出相应位数的数字 信号，并传送给延时校正电路;延时校正电路接收来自重构配置控制电路的非交叠时钟信号及来自可控流水线电路的数字信号，对可控流水线电路中各级转换器输出的带冗余 位的数字信号进行延时并进行校正，输出一组相应位数的数字信号。本专利技术具有很大的动态配置自重构性，所谓动态配置是指本专利技术的采 样频率大小和分辨率位数可以在重构控制信号的作用下自动地进行配置； 所谓自重构性是指本专利技术的分辨率位数可以通过重构配置控制电路产生的 控制信号来有选择的进行重构，并可以降低功耗。本专利技术的优越性就在于， 可以使几个处于不同频段范围、遵循不同协议标准的模拟信号使用同一个 模数转换器就可以将其转换为数字信号，并且采样频率大小和分辨率位数 可以通过重构配置控制信号来动态地配置和重构，此外在整个模数转换完 成之后，还可以通过重构配置控制信号来自动地关断模数转换器，以降低 功耗。在多个输入频段范围应用场合下，本专利技术与每个频段用一个模数转 换器的实现方式相比，可以有效地减小SoC芯片的面积及功耗。附图说明图1为本专利技术可动态配置自重构流水线模数转换器的结构示意图； 图2为图1中重构配置控制电路的结构示意图； 图3为图1中单级转换器的结构示意图；图4为本专利技术可动态配置自重构流水线模数转换器的应用实例图。具体实施方式下面结合附图和实例对本专利技术作进一步详细的说明。 可动态配置自重构流水线模数转换器的采样频率和分辨率位数可以根 据输入信号的频率范围以及应用场合的不同，通过重构控制信号C1来动态地配置和重构。如图1所示，本专利技术模数转换器包括重构配置控制电路l、第一采样保持电路2、可控流水线电路3和延时校正电路4。该模数转换器 首先在重构控制信号C1的作用下，结合时钟信号C2通过重构配置控制电 路1产生一组非交叠时钟信号作为整个模数转换器的采样频率及时钟信号， 同时产生一组控制信号来对模数转换器的分辨率位数(6-i位，其中i可以取12、 11........ 7等值)进行配置和重构，之后第一采样保持电路2按照所配置的采样频率对输入的模拟信号C3进行采样，并将其采样结果送给 可控流水线电路3，可控流水线电路3按照配置重构之后的时钟信号及分辨 率位数对输入模拟信号进行转换，其转换结果经延时校正电路4进行延时 对齐及数字校正之后，产生相应位数的数字信号D1输出。下面对可动态配 置自重构流水线模数转换器中的各部分模块作进一步详细的说明。重构配置控制电路1的输入信号为来自系统外部的重构控制信号C1及 时钟信号C2;根据重构控制信号Cl和时钟信号C2，重构配置控制电路1 对流水线模数转换器的采样频率大小及分辨率位数进行动态配置和重构， 产生了一组非交叠时钟信号和一组控制信号，并分别传送给第一采样保持 电路2、可控流水线电路3和延时校正电路4，作为它们的时钟信号及控制 信号。在不同的输入信号频率范围及应用场合下，重构配置控制电路1可 以产生不同频率的非交叠时钟信号及不同的控制信号，从而来实现对模数 转换器的采样频率及分辨率位数的动态配置和重构。第一采样保持电路2接收外部输入的待转换的模拟信号C3，以及来自 重构配置控制电路1的非交叠时钟信号和控制信号，其主要功能是对输入 的待转换模拟信号C3进行采样并保持半个时钟周期，并将保持的电压值送 给可控流水线电路3，也即将连续变化的模拟信号C3离散化。来自重构配 置控制电路1的非交叠时钟信号控制第一采样保持电路2对输入模拟信号 C3进行采样的频率。而来自重构配置控制电路1的控制信号则控制第一采 样保持电路2的本文档来自技高网...

【技术保护点】
一种可动态配置自重构流水线模数转换器，其特征在于：它包括重构配置控制电路（１）、第一采样保持电路（２）、可控流水线电路（３）和延时校正电路（４）；重构配置控制电路（１）根据接收的重构控制信号及时钟信号对流水线模数转换器的采样频率大小及分辨率位数进行动态配置和重构，产生一组非交叠时钟信号和一组控制信号，并分别传送给第一采样保持电路（２）、可控流水线电路（３）和延时校正电路（４）；第一采样保持电路（２）接收外部输入的待转换的模拟信号，利用重构配置控制电路（１）提供的非交叠时钟信号，对输入的待转换的模拟信号进行采样并保持半个周期，并将保持的电压值送给可控流水线电路（３），第一采样保持电路（２）根据重构配置控制电路（１）提供的控制信号，处于工作或关断状态；可控流水线电路（３）包括ｉ－１级转换器，其中，７≤ｉ≤１２；它根据来自重构配置控制电路（１）的控制信号，对分辨率位数进行配置和重构，并按照配置重构之后的分辨率位数对第一采样保持电路（２）送来的电压值进行分级量化，输出相应位数的数字信号，并传送给延时校正电路（４）；延时校正电路（４）接收来自重构配置控制电路（１）的非交叠时钟信号及来自可控流水线电路（３）的数字信号，对可控流水线电路（３）中各级转换器输出的带冗余位的数字信号进行延时并进行校正，输出一组相应位数的数字信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邹雪城，张科峰，蔡梦，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：83