一种动态多模式可配的可重构计算单元结构制造技术

本发明专利技术公开了一种动态多模式可配的可重构计算单元结构，应用于可重构处理器系统中。可重构处理器系统主要包括三部分：数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列，每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除并行执行；相较于传统的可重构计算单元结构，该结构通过精细化配置，可以高效地实现加、减、乘、除四种运算；面向不同算子，可将阵列中计算单元进行组合，从而高效地实现多种不同算法，提高了可重构处理器系统的吞吐率、灵活性和计算效率。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种动态多模式可配的可重构计算单元结构，应用于可重构处理器系统中。可重构处理器系统主要包括三部分：数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列，每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除并行执行；相较于传统的可重构计算单元结构，该结构通过精细化配置，可以高效地实现加、减、乘、除四种运算；面向不同算子，可将阵列中计算单元进行组合，从而高效地实现多种不同算法，提高了可重构处理器系统的吞吐率、灵活性和计算效率。【专利说明】一种动态多模式可配的可重构计算单元结构
本专利技术涉及计算机计算领域，具体涉及一种动态多模式可配的可重构计算单元结构。
技术介绍
可重构架构是结合了软件计算的灵活性与硬件计算的高效性于一体的新型计算架构，近几年来，可重构计算技术己经深入到几乎所有的应用领域，包括汽车、航空航天、国防、医疗、化学、分子生物、物理、天文、高性能计算、超级计算等。可重构阵列作为可重构系统的计算核心，其效率和灵活性，将对可重构系统的性能产生极大影响。传统的可重构计算阵列主要是针对特定领域的几种算法而设计，具备一定的灵活性，但是对其他领域算法，这种阵列可移植性较差，灵活度远远不够；同时，基于传统的硬件结构实现的乘除法，其计算效率较低。
技术实现思路
专利技术目的:为了克服现有技术中存在的不足，本专利技术提供一种动态多模式可配的可重构计算单元结构，通过将计算单元按照配置信息进行重构，解决了现有技术的不足。技术方案:为实现上述目的，本专利技术采用的技术方案为:1、一种动态多模式可配的可重构计算单元结构，其特征在于，包括可重构处理器，所述可重构处理器包括数据模块、配置模块和四个同构的可重构阵列；所述数据模块包括常数存储器和共享存储器，所述的任一个可重构阵列包括六排，每排包括八个同构计算单元;每一个计算单元均可实现加、减、乘、除四种运算；所述配置模块包括五个输出端，所述输出端分别接入数据模块和四个可重构阵列;数据模块的常数存储器包括四个输出端，分别对应接入四个可重构阵列的CIRS端;共享存储器包括四个输出端，分别对应接入四个可重构阵列的FIFO端；所述的每个计算单元之间的结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除运算并行执行;所述计算单元包括输入调整模块、CORDIC旋转模块和输出调整模块；输入调整模块调整参与运算的两个操作数，对其中一个操作数进行移位运算，并将移位信息发送给输出调整模块;CORDIC旋转模块对获取的两个操作数进行线性坐标下的CORDIC旋转;输出调整模块根据输入调整模块传递的移位信息对获得的计算值进行移位计算以得到最终结果。进一步的，所述CORDIC旋转模块包括i级流水级结构，其中，i= 0，l，2，…，15;每级流水结构包括左边的加减法器A、右边的加减法器B、一个符号判断器和一个移位器;每个加减法器具有四个接口的，三个输入端和一个输出端。三个输入端为左输入端，右输入端，还有一个侧输入端。定义每级流水级结构的移位器移动位数和方向:第i级流水级的移位器移动i位，移位方向为右移；输入调整模块包括三个输出信号，第一个输出信号接入每一级流水级结构的移位输入端，移位器的输出端接入加减法器A的左输入端;每一级流水级的加法器B的右输入端输入值为2—1的操作数;第i级流水结构的加减法器连接关系如下:第O级流水级结构中，加减法器A的右输入端和加减法器B的左输入端通过配置信息配置，两端中的一端接输入调整模块的第二输出信号，另一端置零；其他流水级结构中，加减法器A的右输入端接上一级流水级结构中的加减法器A的输出端;加减法器B的左输入端接上一级流水级中的加减法器B的输出端;加减法器A和加减法器B侧输入端接该级符号判别器的输出端；在一个流水级结构中，所述符号判别器的连接关系为:配置信息配置该级加减法器A的右输入信号或加减法器B的左输入信号接入符号判别器输入端，符号判别器的输出端分别接入该级加减法器A和加减法器B的侧输入端；通过配置将第15级流水级中加减法器A的输出端、第15级流水级中加减法器B的输出端或第O级流水级中加减法器A的输出端作为CORDIC模块的输出。进一步的，所述配置信息可通过配置实现包括加法操作、减法操作、乘法操作和除法操作；参与运算操作的两个操作数分别接入输入调整模块;输入调整模块的第一输出信号和第二输出信号接入CORDIC模块输入端，输入调整模块的第三输出信号接入输出调整模块输入端。进一步的，所述乘法操作为:在CORDIC模块中，输入调整模块的第一输出信号接入每一级流水级结构的移位器输入端；每一级流水级结构的移位器的输出端接入该级的加减法器A的左输入端； 第O级流水级结构中，加减法器A的右输入端置0，第I?15级的加减法器A的右输入端接上一级加减法器A的输出端;输入调整模块的第二输出信号接入加减法器B的左输入端；第15级流水级机构的加减法器A的输出端接到输出调整模块的输入端；每一级流水级结构的加法器B的右输入端接入值为2—1的操作数;输出端接下一级加减法器B的左输入端；每一级流水级结构的符号判别器的输入端接该级加减法器B的左输入信号，输出端分别接入该级加减法器A和加减法器B的侧输入端；输出调整模块中，CORDIC模块中的第15级流水级结构的加减法器A的输出端和输入调整模块的第三输出端分别接入输出调整模块的输入端。进一步的，所述除法操作为:在CORDIC模块中，输入调整模块的第一输出信号接入每一级流水级结构的移位器输入端；每一级流水级结构的移位器的输出端接入该级的加减法器A的左输入端；第O级流水级结构中，加减法器B的左输入端置O，输入调整模块的第二输出信号接入加减法器A的右输入端；第I?15级流水级结构的加减法器A的右输入端接上一级加减法器A的输出端.’加减法器B的左输入端接上一级加减法器B的输出端，加减法器B的左输入端接上一级加减法器B的输出端；每一级流水级结构的加法器B的右输入端接入值为2—1的操作数;接入输出调整模块的输入端；每一级流水级结构的符号判别器的输入端接该级加减法器A的右输入信号，输出端分别接入该级加减法器A和加减法器B的侧输入端；输出调整模块中，CORDIC模块中的第15级流水级结构的加减法器B的输出端和输入调整模块的第三输出端分别接入输出调整模块的输入端。进一步的，所述加法操作和减法操作为:在CORDIC模块中，对第O级流水级结构中的加减法器A和移位器进行配置，该级中移位器输入端和输入调整模块的第一个输出端连接，移位器的输出端和加减法器A的左输入端连接，加减法器A的右输入端和输入调整模块的第二个输出端连接，加减法器A的输出端直接和输出调整模块的输入端连接，输入调整模块的第三个操作数和输出调整模块的输入端相连。有益效果:本专利技术提供的一种动态多模式可配的可重构计算单元结构，通过将计算单元整列设置成可重构的模式，硬件结构简单，通过改变计算单元的加减乘除计算方式，达到重构的目的，形成可重构的阵列。整个结构适用于多种算法，可根据不同算法的需求进行灵活配置，改变了传统的计算阵列中一个算法配合一个固定阵列的模式，极大的提高了计算成本和效率。该结构通过精细化配置，可以高效地实现本文档来自技高网...

【技术保护点】
一种动态多模式可配的可重构计算单元结构，其特征在于，包括可重构处理器，所述可重构处理器包括数据模块、配置模块和四个同构的可重构阵列；所述数据模块包括常数存储器和共享存储器，所述的任一个可重构阵列包括六排，每排包括八个同构计算单元；每一个计算单元均可实现加、减、乘、除四种运算；所述配置模块包括五个输出端，所述输出端分别接入数据模块和四个可重构阵列；数据模块的常数存储器包括四个输出端，分别对应接入四个可重构阵列的CIRS端；共享存储器包括四个输出端，分别对应接入四个可重构阵列的FIFO端；所述的每个计算单元之间的结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除运算并行执行；所述计算单元包括输入调整模块、CORDIC旋转模块和输出调整模块；输入调整模块调整参与运算的两个操作数，对其中一个操作数进行移位运算，并将移位信息发送给输出调整模块；CORDIC旋转模块对获取的两个操作数进行线性坐标下的CORDIC旋转；输出调整模块根据输入调整模块传递的移位信息对获得的计算值进行移位计算以得到最终结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：龚宇，阮星，张冬明，刘波，陆生礼，葛伟，
申请(专利权)人：东南大学—无锡集成电路技术研究所，
类型：发明
国别省市：江苏;32