半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法，该半导体器件包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。本发明专利技术同样描述了相关的制造方法。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种，该半导体器件包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。本专利技术同样描述了相关的制造方法。【专利说明】相关申请的交叉引用本申请要求2013年2月4日提交韩国知识产权局的韩国专利申请N0.10-2013-0012494的优先权以及通过该申请产生的所有权益，在此通过引用方式将该申请的全部内容并入本文。
本专利技术的构思涉及。
技术介绍
已经提出多栅晶体管作为一种增大半导体器件密度的微缩(scaling)技术，在多栅晶体管中，在衬底上形成突出来的鳍状硅体并且在硅体上形成栅极。因为在多栅晶体管中使用三维沟道，所以可以实现微缩。另外，还可以在不增大多栅晶体管的栅长的情况下提高电流控制能力。另外，还可以有效降低或抑制漏极电压影响沟道区域电位的短沟道效应(SCE)。
技术实现思路
本专利技术的构思提供了一种半导体器件，该半导体器件可以通过减小栅极长度来提供短沟道特性，并且可以通过减小寄生串联电阻来获得高电流驱动能力。本专利技术的构思还提供了制造该半导体器件的方法。通过本专利技术构思的各种实施例的以下说明，将会描述本专利技术构思的这些和其他目的或者将会使这些和其他目的变得清楚。根据本专利技术构思的一个方面，提供了一种半导体器件，该半导体器件包括:位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。根据本专利技术构思的另一个方面，提供了一种半导体器件，该半导体器件包括:位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和第二区域以及与栅极图案重叠的第三区域，所述第二区域位于所述第一区域与所述第三区域之间；扩散层，所述扩散层沿着所述第一区域和所述第二区域延伸并且沿着所述多沟道有源图案的外周具有均匀的宽度；垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸；以及源极/漏极，所述源极/漏极在所述第三区域的相对侧与所述第一区域接触。根据本专利技术构思的其他方面，提供了一种半导体器件，该半导体器件包括:位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与栅极图案重叠的第一区域和与栅极图案重叠的第二区域；扩散层，所述扩散层沿着所述第一区域伸并且沿着所述多沟道有源图案的外周具有均匀的宽度；以及源极/漏极，所述源极/漏极在所述第二区域的相对侧与所述第一区域接触。根据本专利技术构思的另一个方面，提供了一种制造半导体器件的方法，该方法包括:形成从隔离层突起的多沟道有源图案；在所述多沟道有源图案上形成虚拟栅极图案，所述虚拟栅极图案与所述多沟道有源图案的一部分重叠；在所述多沟道有源图案的不与所述虚拟栅极图案重叠的上表面上形成预垫片层；在所述多沟道有源图案的不与所述虚拟栅极图案重叠的部分上形成杂质供应层；通过在第一温度下对所述杂质供应层进行第一热处理，在所述多沟道有源图案的不与所述虚拟栅极图案重叠的部分中形成第一扩散层；以及通过在第二温度下对所述杂质供应层进行第二热处理，在所述多沟道有源图案中沿着多沟道有源图案的不与虚拟栅极图案重叠的外周形成第二扩散层。【专利附图】【附图说明】通过参考附图详细描述本专利技术的优选实施例，将会更清楚本专利技术构思的上述和其他特征和优点，在附图中:图1是根据本专利技术构思的实施例的半导体器件的透视图；图2是示出图1所示半导体器件中的源极/漏极的剖开透视图；图3是示出图1所示半导体器件中的源极/漏极和隔层的剖开透视图；图4是沿着图1的线A-A截取的剖视图；图5是沿着图1的线B-B截取的剖视图；图6是沿着图1的线C-C截取的剖视图；图7是沿着图1的线D-D截取的剖视图；图8是沿着图1的线E-E截取的剖视图；图9至图20示出了用于阐述制造根据本专利技术构思的实施例的半导体器件的方法的中间工序步骤；图21至图23示出了用于阐述制造根据本专利技术构思的另一个实施例的半导体器件的方法的中间工序步骤；图24至图26示出了用于阐述制造根据本专利技术构思的另一个实施例的半导体器件的方法的中间工序步骤；图27是具有根据本专利技术构思的实施例的半导体器件的电子系统的框图；以及图28和图29示出了可以应用根据本专利技术构思的一些实施例的半导体器件的示例性半导体系统。【具体实施方式】下面，将参考示出本专利技术构思的各个示例性实施例的附图，更全面地描述本专利技术构思。然而，本专利技术构思可以实施为不同的形式并且不应当被解释为限于所述的实施例。相反，提供这些示例性实施例以使本公开内容详尽和完整，并且将本专利技术构思的范围完全传达给本领域的技术人员。在整篇说明书中，相同附图标记表示相同的元件。除非另有说明，否则为了清楚起见，在附图中层和区域的厚度是被放大的。应当理解的是，当一个元件或层被描述为与另一个元件或层“连接”或“耦接”时，该一个元件或层可以与另一个元件或层直接连接或稱接，或者可能存在中间元件或层。相反，当一个元件被描述为与另一个元件或层“直接连接”或“直接耦接”时，则不存在中间元件或层。相同的附图标记始终指代相同元件。本文所使用的术语“和/或”包括所列相关项目中的一个或多个项目的任何和所有组合。还应当理解的是，当一个层被描述为在另一个层或衬底“上”时，该一个层可以直接在另一个层或衬底上，或者也可能存在中间层。相反，当一个元件被描述为“直接”在另一个元件“上”时，则不存在中间元件。应当理解的是，虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用来将一个元件与另一个元件区分开。因此，例如，在不脱离本专利技术构思的教导的情况下，下面论述的第一元件、第一部件或第一部分可以被称为第二元件、第二部件或第二部分。为了便于描述，在本文中使用空间关系术语“下方”、“下面”、“下部”、“上面”、“上部”等来描述一个元件或特征与另一个(另一些)元件或特征在附图中的关系。应当理解的是，除了附图描绘的方位以外，空间关系术语旨在涵盖设备在使用时或在操作时的不同方位。除非另有说明或者在上下文中明确地指出，否则在描述本专利技术构思的上下文中(尤其是在所附权利要求的上下文中)使用的术语“一个”、“一”、和“所述”以及类似的所指对象应当被解释为涵盖单数和复数形式。除非另有所指，否则术语“包括”、“具有”、“包含”和“含有”应当被解释为开放式术语(也就是说，表示“包括但不限于”)。除非另有定义，否则在本文中使用的所有技术术语和科学术语具有本专利技术构思所属领域的任一普通技术人员通常理解的相同含义。还应当本文档来自技高网...

【技术保护点】
一种半导体器件，包括：位于衬底上的栅极图案；位于所述栅极图案下方的多沟道有源图案，所述多沟道有源图案跨越所述栅极图案并且具有不与所述栅极图案重叠的第一区域和与所述栅极图案重叠的第二区域；沿着所述第一区域的外周位于所述多沟道有源图案中的扩散层，所述扩散层包括具有一定浓度的杂质；以及位于所述多沟道有源图案上的垫片，所述垫片在所述第一区域的各侧表面上延伸而不在所述第一区域的上表面上延伸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔庆寅，金兼，尹洪植，具本荣，金煜济，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR