一种JFET器件及其制造方法技术

本发明专利技术涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。本发明专利技术的JFET器件在栅区下方的沟道区中引入了辅助层13，辅助层13靠近源端一侧，利用此辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。本发明专利技术的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小，比常规的JFET器件提高了约100％，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。本发明专利技术尤其适用于小功率LED灯恒流用JFET器件。

【技术实现步骤摘要】
一种JFET器件及其制造方法
本专利技术涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。
技术介绍
随着LED灯的广泛使用，LED恒流驱动也迅速占领市场，恒流JFET器件是专为小功率LED设计的恒流驱动器，它能在4V~150V的宽电压范围内实现恒定电流输出，而且可以实现±15%的恒流精度，可与LED灯珠搭配，广泛应用于室内照明。图1是恒流驱动LED的一种方案，由于输出电压较高，该方案特别适合电流值为5mA~500mA的LED应用，尤其适合高压LED。该方案总共包括6个元器件，简单实用，且低成本。图1中，交流市电通过Dl-D4和Cl构成的全波整流电路后直接驱动恒流器件和LED灯串。图2是恒流驱动LED的另外一种方案，新加入的电阻Radj可根据不同的LED适当调节电流。其驱动电路结构简单，成本极低，而提供恒流的核心就是一个常开通的η沟道JFET器件，但是目前传统的JFET器件不能很好的满足恒流源电路的应用。
技术实现思路
本专利技术所要解决的，就是针对上述JFET器件存在的精度问题，提出一种JFET器件及其制造方法。本专利技术解决上述技术问题所采用的技术方案是:一种JFET器件，其元胞结构包括P型衬底6和设置在P型衬底6上端面的P型外延层5 ;所述P型外延层5上端面设置有介质层9 ;所述P型外延层5上层设置有η型体沟道区4，P型外延层5的两端分别设置有第一 P型隔离区7和第二 P型隔离区8 ;所述η型体沟道区4上层设置有相互独立的P+栅极区1、N+漏极区2、N+源极区3，其中P+栅极区I位于N+漏极区2和N+源极区3之间，所述P+栅极区I的上端面设置有栅极金属11，所述N+漏极区2的上端面设置有漏极金属10，所述N+源极区3的上端面设置有源极金属12 ;其特征在于，所述η型体沟道区4中设置有辅助层13，所述辅助层13位于P+栅极区I下方。本专利技术总的技术方案，在栅区下方的沟道区中引入了辅助层13，辅助层13靠近源端一侧，利用此辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。一种JFET器件的制造方法，其特征在于，包括以下步骤:第一步:选择缺陷较少的NTD〈111>单晶片，片厚约400~700 μ m,电阻率0.001~0.005 Ω.cm，打标清洗、烘干待用；第二步:硅片表面生长P型外延层5，温度在1100°C~11501:，厚度为5~25 4 111，电阻率为8~12 Ω.cm ；第三步:热生长氧化层，厚度在3000-10000 A； 第四步:一次光刻，光刻后在P型外延层5的两端进行P型隔离区7和8注入，具体为采用去胶注入，在注入之前生长40~100nm厚的氧化层，离子注入条件为:剂量lel5~8el5cnT2、能量40~80KeV,再分布条件为:无氧条件，温度1100~115CTC、时间IOOmin~120min ；第五步:二次光刻，光刻后进行η型体沟道区4，具体为采用去胶注入，在注入之前生长40~IOOnm厚的氧化层，离子注入条件为:剂量lel2~5el2cnT2、能量40~80KeV，再分布条件为:无氧条件，温度1100~1150°C、时间230min~250min ；第六步:场氧化层生长，厚度在3000-5000Α;第七步:三次光刻，有源区刻蚀，为后续有源区内的源漏栅区注入刻蚀出有源区；第八步:四次光刻，光刻后进行辅助层13注入，在η型沟道区体内注入高能量的氧离子或者P型杂质形成辅助层。具体采用带胶注入，在注入之前生长40~IOOnm厚的氧化层。第九步:五次光刻，光刻后形成P+栅区1，具体为采用带胶注入，在注入之前生长40~IOOnm厚的氧化层，离子注入条件为:剂量lel5~8el5cnT2、能量20~40KeV。推讲再分布条件为:无氧条件，温度950~1000°C、时间25min~30min ；第十步:六次光刻，光刻后进行N+漏极区2和N+源极区3注入；具体采用带胶注入，在注入之前生长40~IOOnm厚的氧化层，离子注入条件为:剂量lel5~8el5cm_2、能量60~80KeV，再分 布条件为:无氧条件，温度1100~1150°C、时间230min~250min ；第^^一步:七次光刻，刻蚀出接触孔；第十二步:金属淀积，在P+栅极区I的上端面淀积栅极金属11，在N+漏极区2的上端面淀积漏极金属10，在N+源极区3的上端面淀积源极金属12，八次光刻、反刻铝；第十三步:合金，炉温550°C、时间IOmin~30min、钝化；第十四步:九次光刻刻蚀出压焊点；第十五步:低温退火,温度500°C~510°C,恒温30min ；第十六步:硅片初测、切割、装架、烧结、封装测试。具体的，所述第八步中的辅助层13可以是P型杂质层也可以是介质材料层如二氧化硅等。辅助层位于η型沟道区体内，可采用高浓度氧原子或者P型杂质高能量(如100~200Kev)离子注入形成，根据实际应用需要，可以适当改变离子注入的剂量和能量来调整辅助层的位置与大小。本专利技术的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小，比常规的JFET器件提高了约100%，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。【附图说明】图1是LED驱动及应用电路示意图；图2是另一种LED驱动及应用电路不意图；图3是本专利技术的器件结构示意图；图4是本专利技术的JFET与一般结构JFET的恒流特性对比示意图；图5是本专利技术的恒流器件制造方法工艺步骤中材料P+衬底结构示意图；图6是本专利技术的恒流器件制造方法工艺步骤中外延P-结构示意图；图7是本专利技术的恒流器件制造方法工艺步骤中隔离区P+注入结构示意图；图8是本专利技术的恒流器件制造方法工艺步骤中N阱沟道注入结构示意图；图9是本专利技术的恒流器件制造方法工艺步骤中辅助层注入结构示意图；图10是本专利技术的恒流器件制造方法工艺步骤中P+栅区注入结构示意图；图11是本专利技术的恒流器件制造方法工艺步骤中源漏N+注入结构示意图；图12是本专利技术的恒流器件制造方法工艺步骤中刻蚀AL之后结构示意图。【具体实施方式】下面结合附图和实施例，详细描述本专利技术的技术方案:如图3所示，本专利技术的一种JFET器件，其元胞结构包括P型衬底6和设置在P型衬底6上端面的P型外延层5 ;所述P型外延层5上端面设置有介质层9 ;所述P型外延层5上层设置有η型体沟道区4，P型外延层5的两端分别设置有第一 P型隔离区7和第二 P型隔离区8 ;所述η型体沟道区4上层设置有相互独立的P+栅极区1、Ν+漏极区2、Ν+源极区3，其中P+栅极区I位于N+漏极区2和N+源极区3之间，所述P+栅极区I的上端面设置有栅极金属11，所述N+漏极区2的上端面设置有漏极金属10，所述N+源极区3的上端面设置有源极金属12 ;其特征在于，所述η型体沟道区4中设置有辅助层13，所述辅助层13位于P+栅极区I下方，所述辅助层13可以是介质材料层如二氧化硅也可以是P型杂质层，其位置与大小也可以根据实际应用需要做适当的调整。本专利技术的工作原理为:该JFET器件属于常开器件，在漏源之间加上正向电压，当沟道出现夹断后，随着漏源电压的增大，电流趋向于恒定。本专利技术在常规JFET的基础之上额外地在栅下方的沟道本文档来自技高网...

【技术保护点】
一种JFET器件，其元胞结构包括P型衬底(6)和设置在P型衬底(6)上端面的P型外延层(5)；所述P型外延层(5)上端面设置有介质层(9)；所述P型外延层(5)上层设置有n型体沟道区(4)，P型外延层5的两端分别设置有第一P型隔离区(7)和第二P型隔离区(8)；所述n型体沟道区(4)上层设置有相互独立的P+栅极区(1)、N+漏极区(2)、N+源极区(3)，其中P+栅极区(1)位于N+漏极区(2)和N+源极区(3)之间，所述P+栅极区(1)的上端面设置有栅极金属(11)，所述N+漏极区(2)的上端面设置有漏极金属(10)，所述N+源极区(3)的上端面设置有源极金属(12)；其特征在于，所述n型体沟道区(4)中设置有辅助层(13)，所述辅助层(13)位于P+栅极区(1)下方。

【技术特征摘要】
1.一种JFET器件，其元胞结构包括P型衬底(6)和设置在P型衬底(6)上端面的P型外延层(5);所述P型外延层(5)上端面设置有介质层(9);所述P型外延层(5)上层设置有η型体沟道区(4)，P型外延层5的两端分别设置有第一 P型隔离区(7)和第二 P型隔离区(8);所述η型体沟道区(4)上层设置有相互独立的P+栅极区(1)、Ν+漏极区(2)、Ν+源极区(3)，其中P+栅极区⑴位于N+漏极区⑵和N+源极区(3)之间，所述P+栅极区(I)的上端面设置有栅极金属(11)，所述N+漏极区(2)的上端面设置有漏极金属(10)，所述N+源极区(3)的上端面设置有源极金属(12);其特征在于，所述η型体沟道区(4)中设置有辅助层(13)，所述辅助层(13)位于P+栅极区(I)下方。2.—种JFET器件的制造方法，其特征在于，包括以下步骤: 第一步:选择片厚约400~700 μ m，电阻率0.001~0.005 Ω.cm的NTD〈111>单晶硅片; 第二步:在硅片表面生长P型外延层(5)，生长条件为温度1100°C~1150°C，所述P型外延层(5)的厚度为5~25 μ m,电阻率为8~12 Ω.cm ； 第三步:热生长氧化层，厚度为3000-10000Α; 第四步:一 次光刻，光刻后在P型外延层(5)的两端进行第一 P型隔离区(7)和第二P型隔离区(8)的注入，具体为采用去胶注入，在注入之前生长40~IOOnm厚的氧化层，离子注入条件为:剂量lel5~8el5Cm_2、能量40~80KeV，再分布条件为:无氧条件，温度.1100 ~1150°C、时 间 IOOmin ~120min ； 第五步:二次光刻，光刻后进行η型体沟道区(4)注入，具体为采用去胶注入，在注入之前...

【专利技术属性】
技术研发人员：李泽宏，赖亚明，刘建，吴玉舟，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51