一种可集成的高压LDMOS器件制造技术

本实用新型专利技术提供了一种可集成的高压LDMOS器件结构，其中包括P型衬底、高压N阱漂移区、P型降场区、场氧化层、栅氧化层、多晶硅栅、多晶硅场板、P型基区、N型漏区缓冲层、N+源区、N+漏区、P+接触区、低温淀积氧化层、金属铝；其特征在于：在无外延单晶衬底上采用P型降场区、多晶硅和金属双层场板、N型漏区缓冲层组合优化结构；有效解决了击穿电压和导通电阻之间的矛盾，同时提高了器件的可靠性。本实用新型专利技术采用无外延单晶高压BCD工艺，少了埋层、隔离、外延等工序，降低了制造成本，具有较强的实用性。

【技术实现步骤摘要】
【专利摘要】本技术提供了一种可集成的高压LDMOS器件结构，其中包括P型衬底、高压N阱漂移区、P型降场区、场氧化层、栅氧化层、多晶硅栅、多晶硅场板、P型基区、N型漏区缓冲层、N+源区、N+漏区、P+接触区、低温淀积氧化层、金属铝；其特征在于：在无外延单晶衬底上采用P型降场区、多晶硅和金属双层场板、N型漏区缓冲层组合优化结构；有效解决了击穿电压和导通电阻之间的矛盾，同时提高了器件的可靠性。本技术采用无外延单晶高压BCD工艺，少了埋层、隔离、外延等工序，降低了制造成本，具有较强的实用性。【专利说明】—种可集成的高压LDMOS器件
本技术涉及一种高压LDMOS器件，属于集成电路
。
技术介绍
随着功率集成电路飞速发展，功率半导体器件也取得了飞快的进步，市场应用也逐步扩大。高压体硅LDMOS作为功率DMOS器件的一种横向高压器件非常适用于功率集成电路。LDMOS器件是电压控制型器件，相比较于双极型器件，具有高耐压、高输入阻抗、良好的安全工作区、低功耗等优势，一般常在电机驱动、汽车电子、工业控制、开关电源等功率集成电路中作为高压功率器件应用。它可应用在同一芯片上实现Bipolar、CMOS和LDMOS高低压器件兼容的BCD技术，实现包含有功率、传感、信号处理和保护等功能的电路集成。高压LDMOS器件是整个功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的功能和效率。击穿电压和导通电阻是衡量LDMOS性能的主要技术指标，其也是现有LDMOS器件存在的主要问题；目前，国内外对LDMOS的研究主要是针对器件某一参数的设计或对其某一部位的改进，例如，将多晶扩展到漂移区的场氧化层上面充当场极板以提高击穿电压等，而针对高低压兼容工艺芯片的LDMOS各个参数设计的综合分析尚不多见。由于器件的性能并不是各个参数性能的简单堆积，各个参数之间是相互影响的。因此，迫切需要对LDMOS各主要结构参数进行组合优化。
技术实现思路
为解决上述问题，本技术的目的在于提供一种可集成的高压LDMOS器件。为实现上述目的，本技术采用以下技术方案:一种可集成的高压LDMOS器件，其特征在于:包括无外延单晶P型衬底；所述无外延单晶P型衬底中设置有相互邻接的源区和高压N阱漂移区；所述高压N阱漂移区上设置有P型降场区和漏区；所述的P型降场区和漏区上覆盖有氧化层；所述氧化层的左上方设置有多晶硅栅，右上方设置有多晶硅场板；所述的多晶硅栅、多晶硅场板以及多晶硅栅和多晶硅场板之间裸露的氧化层上覆盖有低温淀积氧化层；所述低温淀积氧化层的左上方设置有源极金属，右上方设置有漏极金属；所述源极金属的延伸部与所述源区连接；所述漏极金属的延伸部与所述漏区连接，且该漏极金属经所述低温淀积氧化层上的接触窗与所述多晶硅场板连接。在本技术一实施例中，所述源区包括P型基区；所述P型基区中设置有相互邻接的N+漏区和P+接触区；所述的源极金属的延伸部与所述N+漏区和P+接触区连接。在本技术一实施例中，所述漏区包括依次层叠的缓冲层和N+漏区；所述的漏极金属的延伸部与所述N+漏区连接。在本技术一实施例中，所述氧化层包括场氧化层和栅氧化层；所述栅氧化层为于所述多晶硅栅下。与现有LDMOS器件相比，本技术具有如下有益效果:采用P型降场区，使高压N阱漂移区杂质浓度提高了一倍，使导通电阻下降一半，并且使器件表面电场趋于均匀，提高了器件的击穿电压，解决了导通电阻和击穿电压之间的矛盾；采用多晶硅和金属双层场板降低了器件的表面电场，增加了器件的耐压；在高压N阱漂移区和漏极接触区之间注入N型漏区缓冲层，解决了高压N阱漂移区和漏极接触区之间的浓度梯度问题，避免在器件漏区发生击穿问题。【专利附图】【附图说明】图1是本技术结构示意图。图中:无外延单晶P型衬底1、高压N阱漂移区2、P型降场区3、场氧化层4、栅氧化层5、多晶硅栅6A、多晶硅场板6B、P型基区7、N型漏区缓冲层8、N+源区9A、N+漏区9B、P+接触区10、低温淀积氧化层11、源极金属12A、漏极金属12B、源区13、漏区14、氧化层15。【具体实施方式】下面结合附图及实施例对本技术做进一步说明。如图1所示，本实施例提供一种可集成的高压LDMOS器件，其特征在于:包括无外延单晶P型衬底I ;所述无外延单晶P型衬底I中设置有相互邻接的源区13和高压N阱漂移区2 ;所述高压N阱漂移区2上设置有P型降场区3和漏区14 ;所述的P型降场区3和漏区14上覆盖有氧化层15 ;所述氧化层15的左上方设置有多晶硅栅6A，右上方设置有多晶娃场板6B ;所述的多晶娃栅6A、多晶娃场板以及多晶娃栅和多晶娃场板之间裸露的氧化层上覆盖有低温淀积氧化层11 ;所述低温淀积氧化层11的左上方设置有源极金属12A，右上方设置有漏极金属12B ;所述源极金属的延伸部与所述源区13连接；所述漏极金属的延伸部与所述漏区连接，且该漏极金属经所述低温淀积氧化层上的接触窗与所述多晶硅场板6B连接。具体的，请继续参见图1，图中，所述源区包括P型基区7 ;所述P型基区7中设置有相互邻接的N+漏区9A和P+接触区10 ;所述的源极金属的延伸部与所述N+漏区和P+接触区连接。所述漏区包括依次层叠的缓冲层8和N+漏区9B ;所述的漏极金属的延伸部与所述N+漏区9B连接。所述氧化层包括场氧化层4和栅氧化层5 ;其通过氧化形成，且所述栅氧化层为于所述多晶硅栅6A下。器件通过接触孔由金属铝12A、12B分别将N+源极9A、N+漏极9B引出去作为源极和漏极引线，同时金属铝12A、12B又作为金属场板，与多晶硅硅栅6A和多晶娃栅场板6B交叠及延伸部分形成多晶娃和金属双层场板,场板之间设置低温淀积氧化层11实现隔离。以上的【具体实施方式】仅为本技术的较佳实施例，并不用以限制本技术的保护范围，凡在本技术的技术思想及技术方案基础上所做的任何修改、等同替换、改进等，均在本技术的保护范围之内。【权利要求】1.一种可集成的高压LDMOS器件，其特征在于:包括无外延单晶P型衬底；所述无外延单晶P型衬底中设置有相互邻接的源区和高压N阱漂移区；所述高压N阱漂移区上设置有P型降场区和漏区；所述的P型降场区和漏区上覆盖有氧化层；所述氧化层的左上方设置有多晶娃棚，右上方设置有多晶娃场板；所述的多晶娃棚、多晶娃场板以及多晶娃棚和多晶娃场板之间裸露的氧化层上覆盖有低温淀积氧化层；所述低温淀积氧化层的左上方设置有源极金属，右上方设置有漏极金属；所述源极金属的延伸部与所述源区连接；所述漏极金属的延伸部与所述漏区连接，且该漏极金属经所述低温淀积氧化层上的接触窗与所述多晶硅场板连接。2.根据权利要求1所述的可集成的高压LDMOS器件，其特征在于:所述源区包括P型基区；所述P型基区中设置有相互邻接的N+漏区和P+接触区；所述的源极金属的延伸部与所述N+漏区和P+接触区连接。3.根据权利要求1所述的可集成的高压LDMOS器件，其特征在于:所述漏区包括依次层叠的缓冲层和N+漏区；所述的漏极金属的延伸部与所述N+漏区连接。4.根据权利要求1所述的可集成的高压LDMOS器件，其特征在于:所述氧化层包括场氧化层和栅氧化层；所述栅氧化层位于所述多晶硅栅下。【文档本文档来自技高网...

【技术保护点】
一种可集成的高压LDMOS器件，其特征在于：包括无外延单晶P型衬底；所述无外延单晶P型衬底中设置有相互邻接的源区和高压N阱漂移区；所述高压N阱漂移区上设置有P型降场区和漏区；所述的P型降场区和漏区上覆盖有氧化层；所述氧化层的左上方设置有多晶硅栅，右上方设置有多晶硅场板；所述的多晶硅栅、多晶硅场板以及多晶硅栅和多晶硅场板之间裸露的氧化层上覆盖有低温淀积氧化层；所述低温淀积氧化层的左上方设置有源极金属，右上方设置有漏极金属；所述源极金属的延伸部与所述源区连接；所述漏极金属的延伸部与所述漏区连接，且该漏极金属经所述低温淀积氧化层上的接触窗与所述多晶硅场板连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈利，高耿辉，高伟钧，
申请(专利权)人：厦门元顺微电子技术有限公司，友顺科技股份有限公司，大连连顺电子有限公司，
类型：新型
国别省市：福建;35