半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法。一示例器件可以包括：在衬底上形成的鳍状结构；在衬底上形成的隔离层，该隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，仅在鳍与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种。一示例器件可以包括：在衬底上形成的鳍状结构；在衬底上形成的隔离层，该隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，仅在鳍与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。【专利说明】
本公开涉及半导体领域，更具体地，涉及一种。
技术介绍
随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET (鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅堆叠。另外，衬底上形成有隔离层，以隔离栅堆叠与衬底。因此，鳍的底部被隔离层所包围，从而栅难以有效控制鳍的底部。结果，易于出现源和漏之间经由鳍底部的漏电流。通常，可以采用穿通阻挡部(PTS)来减小这种漏电流。但是，这种PTS的引入增大了带间泄漏(band-to-band leakage)和结泄漏。
技术实现思路
本公开的目的至少部分地在于提供一种。根据本公开的一个方面，提供了一种制造半导体器件的方法，包括:在衬底上形成鳍状结构；在衬底上形成隔离层，隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；在隔离层上形成牺牲栅导体层，所述牺牲栅导体层经由牺牲栅介质层与鳍状结构相交；在牺牲栅导体层的侧壁上形成栅侧墙；在隔离层上形成电介质层，并对电介质层进行平坦化，以露出牺牲栅导体层；选择性地去除牺牲栅导体层，从而在栅侧墙内侧形成栅槽；经由栅槽，在鳍下方的区域中形成穿通阻挡部；以及在栅槽中形成栅导体。根据本公开的另一方面，提供了一种半导体器件，包括:在衬底上形成的鳍状结构；在衬底上形成的隔离层，该隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，仅在鳍与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。根据本专利技术的示例性实施例，所形成的PTS自对准于沟道区下方，从而可以有效降低源和漏之间的漏电流。另外，由于在源、漏区下方并不形成这种PTS，从而可以有效降低带间泄漏和结泄漏。【专利附图】【附图说明】通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中:图1-14是示出了根据本公开实施例的制造半导体器件流程的示意图。【具体实施方式】以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。根据本公开的实施例，提供了一种半导体器件，该半导体器件可以包括衬底、在衬底上形成的鳍状结构以及与鳍状结构相交的栅堆叠。栅堆叠可以通过隔离层与衬底相隔离。隔离层可以露出鳍状结构的一部分，鳍状结构的该露出部分可以用作该半导体器件的真正鳍。为防止源漏区之间经由鳍底部的泄漏，并同时降低源/漏区与衬底之间的结电容和结泄漏，该半导体器件可以包括仅在沟道区下方形成的穿通阻挡部(PTS)。这种PTS例如可以通过本文所述的自对准技术来形成。根据本公开的实施例，这种自对准技术可以通过结合替代栅技术来实现。例如，这种PTS可以经由根据替代栅技术形成的替代栅槽(或孔)，进行离子注入来形成。这样，所形成的PTS位于替代栅槽(在其中随后形成真正的栅堆叠)下方，并因此自对准于沟道区(在包括鳍的器件中，鳍与栅堆叠相交的区域)下方。具体地，可以在衬底上(例如，通过对衬底进行构图)形成鳍状结构。然后，可以根据替代栅技术，形成牺牲栅堆叠。例如，可以在衬底上形成隔离层，隔离层包围鳍状结构的底部，并露出鳍状结构的剩余部分(鳍状结构的露出部分用作最终器件的真正鳍)。在隔离层上形成牺牲栅堆叠。该牺牲栅堆叠例如可以包括牺牲栅介质层和牺牲栅导体层。在牺牲栅堆叠的侧壁上形成栅侧墙。然后，在隔离层上形成电介质层，并对其进行平坦化例如化学机械抛光(CMP)，以露出牺牲栅堆叠。之后，可以选择性去除牺牲栅导体层，从而在栅侧墙内侧形成栅槽(或孔)。可以经由该栅槽(或孔)，例如通过离子注入来形成PTS。由于电介质层的存在，离子基本上仅注入到位于栅槽(或孔)下方的区域中。根据本公开的实施例，隔离层可以通过在衬底上淀积电介质材料然后回蚀来形成。在回蚀之前，可以通过派射(sputtering),例如Ar或N等离子体派射,对电介质材料进行平坦化处理。通过这种溅射平坦化处理，而非常规的CMP平坦化处理，可以实现更加平坦的表面。根据本公开的实施例，还可以应用应变源/漏技术。例如，在形成牺牲栅堆叠之后，可以牺牲栅堆叠为掩模，对鳍状结构进行选择性刻蚀。然后，可以通过外延生长形成一半导体层，用以形成源、漏区。这种源、漏区可以向沟道区施加应力(例如，对于P型器件，施加压应力；而对于η型器件，施加拉应力)，以增强器件性能。本公开可以各种形式呈现，以下将描述其中一些示例。如图1所示，提供衬底1000。该衬底1000可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。根据本公开的一些示例，可以在衬底1000中形成阱区1000-1。例如，对于P型器件，可以形成η型阱区；而对于η型器件，可以形成P型阱区。例如，η型阱区可以通过在衬底1000中注入η型杂质如P或As来形成，P型阱区可以通过在衬底1000中注入P型杂质如B来形成。如果需要，在注入之后还可以进行退火。本领域技术人员能够想到多种方式来形成η型阱、P型阱，在此不再赘述。接下来，可以对衬底1000进行构图，以形成鳍状结构。例如，这可以如下进行。具体地，在衬底1000上按设计形成构图的光刻胶1002。通常，光刻胶1002被构图为一系列平行的等间距线条。然后，如图2所示，以构图的光刻胶1002为掩模，对衬底1000进行刻蚀例如反应离子刻蚀(RIE)，从而形成鳍状结构1004。在此，对衬底1000的刻蚀可以进行到阱区1000-1中。之后，可以去除光刻胶1002。这里需要指出的是，通过刻蚀所形成的(鳍状结构1004之间的)沟槽的形状不一定是图2中所示的规则矩形形状，可以是例如从上到下逐渐变小的锥台形。另外，所形成的鳍状结构的位置和数目不限于图2所示的示例。另外，鳍状结构不限于通过直接对衬底进行构图来形成。例如，可以在衬底上外延生长另外的半导体层，对该另外的半导体层进行构图来形成鳍状结构。如果该另外的半导体层与衬底之间具有足够的本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在衬底上形成鳍状结构；在衬底上形成隔离层，隔离层露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍；在隔离层上形成牺牲栅导体层，所述牺牲栅导体层经由牺牲栅介质层与鳍状结构相交；在牺牲栅导体层的侧壁上形成栅侧墙；在隔离层上形成电介质层，并对电介质层进行平坦化，以露出牺牲栅导体层；选择性地去除牺牲栅导体层，从而在栅侧墙内侧形成栅槽；经由栅槽，在鳍下方的区域中形成穿通阻挡部；以及在栅槽中形成栅导体。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11