双镶嵌式金属栅极制造技术

一种用于制造双镶嵌式金属栅极的方法包括在衬底上形成伪栅极，在衬底和伪栅极上沉积保护层，在伪栅极的侧面上生长扩展层。该方法进一步包括去除保护层，在伪栅极周围形成隔离件以及沉积和平坦化介电层。该方法进一步包括选择性地去除扩展层和去除伪栅极。本发明专利技术还提供了一种双镶嵌式金属栅极。

【技术实现步骤摘要】
双镶嵌式金属栅极
本专利技术涉及半导体领域，更具体地，本专利技术涉及一种双镶嵌式金属栅极。
技术介绍
晶体管是一种形成到集成电路中的通用部件。通常通过在半导体衬底上方设置导电材料形成带有栅极氧化物中介层的栅极来形成晶体管。处在栅极的相对面上的半导体衬底的部分受到掺杂从而形成晶体管的源极和漏极区域。通常由非金属导电材料(诸如，多晶硅)形成晶体管栅极。这是因为处在多晶硅和栅极氧化物之间的界面可能是有益的。但是，多晶硅层的导电性相对较低，它能够产生低电荷积聚。这反过来可能导致电路中不期望的延迟。而且，多晶硅电极的使用可以导致多晶硅氧化物上产生损耗，该损耗可能对沟道的形成具有反作用。因此，一些电路设计者对金属栅极进行研究。然而，金属栅极具有设计者不得不克服的问题。例如，金属材料易于被各种光刻处理步骤损坏。尤其是，在半导体衬底上执行的热退火工艺可能损坏金属栅极。因此，经常在金属栅极的位置上形成伪栅极。在执行了可能会损坏金属栅极的工序之后，可以利用金属栅极替换伪栅极。需要以一种干净、精确和费用低廉的方式去除和替换伪栅极。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种制造金属栅极的方法，所述方法包括：在衬底上形成伪栅极；在所述衬底上和所述伪栅极的顶部上沉积保护层；在所述伪栅极的侧面上生长扩展层；去除所述保护层；在所述伪栅极和所述扩展层周围形成隔离件；在所述隔离件周围沉积介电层并将所述介电层平坦化；去除所述扩展层；以及去除所述伪栅极。在所述方法中，所述保护层包括抗反射涂布材料。在所述方法中，所述扩展层包括能够通过外延工艺选择性地生长在形成所述伪栅极的材料上的材料。在所述方法中，所述伪栅极包括半导体材料，并且所述扩展层包括硅锗。在所述方法中，在去除所述伪栅极之前，选择性地从所述伪栅极的侧面去除所述扩展层。在所述方法中，通过湿式蚀刻工艺去除所述伪栅极。在所述方法中，所述保护层厚到足以在去除所述伪栅极之后留下的孔内设置搁架件。在所述方法中，进一步包括：以金属栅极填充去除所述伪栅极之后所留下的孔。根据本专利技术的另一方面，提供了一种用于制造金属栅极的方法，所述方法包括：在衬底和和伪栅极上沉积保护层，所述保护层不形成在所述伪栅极的侧面上；通过外延工艺在所述伪栅极的侧面上生长扩展层；在去除所述保护层之后，在所述伪栅极周围形成隔离件；在所述伪栅极周围的区域中填充介电材料；平坦化所述介电层、所述隔离件和所述伪栅极；在去除所述伪栅极之前去除所述扩展层。在所述方法中，所述保护层包括抗反射涂布材料。在所述方法中，所述扩展层包括能够通过外延工艺在形成所述伪栅极的材料上选择性地生长但不在所述保护层上生长的材料。在所述方法中，所述伪栅极包括半导体材料，并且所述扩展层包括硅锗。在所述方法中，所述扩展层能够被选择性地从所述伪栅极的侧面去除。在所述方法中，通过湿式蚀刻工艺去除所述伪栅极。在所述方法中，所述保护层厚到足以在去除所述伪栅极之后留下的孔内设置搁架件。在所述方法中，进一步包括：以金属材料填充去除所述伪栅极之后留下的孔。根据本专利技术的又一方面，提供了一种双镶嵌式金属栅极，包括：被介电层包围的金属栅极的下部，所述金属栅极的所述下部具有第一宽度；所述金属栅极的上部，具有大于所述第一宽度的第二尺寸，使得所述下部和所述上部之间具有搁架件；其中，所述金属栅极的所述下部的空间由所述伪栅极形成，并且所述金属栅极的所述上部的空间由所述伪栅极和外延形成在所述伪栅极的侧面上的扩展层两者形成。在所述栅极中，进一步包括：处在所述金属栅极和下面的半导体材料之间的高k介电层。在所述栅极中，所述金属栅极是鳍式场效应晶体管(FinFET)的一部分。在所述栅极中，所述金属栅极是在集成电路中形成的多个类似金属栅极中的一个。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A-图1H是根据在此所述的原理的一个实例示出了以双镶嵌式金属栅极替代伪栅极的说明性工艺的视图；图2是根据在此所述的原理的一个实例示出了说明性的完整的双镶嵌式金属栅极的视图；图3是根据在此所述的原理的一个实例的流程图，示出了形成双镶嵌式金属栅极的方法。具体实施方式应该理解，以下公开提供了多种不同实施例或实例用于实现本专利技术的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。而且，下面说明中的在第二工艺之前执行第一工艺可以包括在第一工艺之后立即执行第二工艺的实施例，而且还可以包括在第一和第二工艺之间可以执行附加工艺的实施例。为了简单和清楚，可以任意比例绘制各个部件。另外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。此外，为了简化说明在此可使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、以及“上面的”等的空间关系术语描述如图中所示的一个元件或部件与另一元件或部件的关系。应当理解，除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同的方位。例如，如果翻转图中所示的装置，则被描述为在其他元件或部件“下面”或“之下”的元件将被定位为在其他元件或部件的“上面”。因此，示例性术语“在...下面”包括在上面和在下面的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描述符进行相应地解释。图1A-图1H是示出了以双镶嵌式金属栅极替代伪栅极的说明性工艺100的视图。下面讨论形成双镶嵌式金属栅极所包括的各种工艺。下面不旨在全面地讨论形成体现出在此所述的原理的金属栅极所使用的每个工序。根据本实例，图1A示出了形成在衬底102上的伪栅极104。伪栅极104可以由在其上可以执行外延工艺的结晶材料形成。例如，伪栅极可以由多晶硅形成。可以使用标准的光刻技术形成伪栅极104。衬底102可以由标准的半导体材料(诸如，硅)形成。在形成了伪栅极104之后，在衬底102和伪栅极的顶部两者上沉积保护层106。保护层106可以由材料，诸如，硅抗反射涂布(SiARC)形成。保护层由不与外延工艺相容的材料形成。这使得在伪栅极104上可以选择性地外延生长材料。图1B示出了形成在伪栅极104的侧面上的扩展层108。通过外延工艺形成该扩展层108，该扩展层被设计成在伪栅极材料104上生长而不在形成保护层106的材料上生长。例如，扩展层108可以由硅锗(SiGe)或硅碳(SiC)形成。外延工艺包括在结晶衬底上沉积结晶覆盖层。在此情况下，扩展层108充当结晶覆盖层而伪栅极104充当结晶衬底。图1C示出了在去除了保护层106之后的工艺状态。可以通过蚀刻工艺来去除保护层106，该蚀刻工艺选择性地去除保护层材料而不去除伪栅极或扩展层材料。在去除了保护层106之后，伪栅极104保留有包围着上部但未包围下部的扩展层108。通过下面的论述这种结构的益处将变得更为明显。图1D示出了形成在伪栅极104和扩展层108周围的隔离本文档来自技高网...

【技术保护点】
一种制造金属栅极的方法，所述方法包括：在衬底上形成伪栅极；在所述衬底上和所述伪栅极的顶部上沉积保护层；在所述伪栅极的侧面上生长扩展层；去除所述保护层；在所述伪栅极和所述扩展层周围形成隔离件；在所述隔离件周围沉积介电层并将所述介电层平坦化；去除所述扩展层；以及去除所述伪栅极。

【技术特征摘要】
2013.01.10 US 13/738,8231.一种制造金属栅极的方法，所述方法包括：在衬底上形成伪栅极；在所述衬底上和所述伪栅极的顶部上沉积保护层；在所述伪栅极的侧面上生长扩展层；去除所述保护层；在所述伪栅极和所述扩展层周围形成隔离件；在所述隔离件周围沉积介电层并将所述介电层平坦化；去除所述扩展层；以及去除所述伪栅极。2.根据权利要求1所述的方法，其中，所述保护层包括抗反射涂布材料。3.根据权利要求1所述的方法，其中，所述扩展层包括能够通过外延工艺选择性地生长在形成所述伪栅极的材料上的材料。4.根据权利要求3所述的方法，其中，所述伪栅极包括半导体材料，并且所述扩展层包括硅锗。5.根据权利要求1所述的方法，其中，在去除所述伪栅极之前，选择性地从所述伪栅极的侧面去除所述扩展层。6.根据权利要求1所述的方法，其中，通过湿式蚀刻工艺去除所述伪栅极。7.根据权利要求1所述的方法，其中，所述保护层厚到足以在去除所述伪栅极之后留下的孔内设置搁架件。8.根据权利要求1所述的方法，进一步包括：以金属栅极填充去除所述伪栅...

【专利技术属性】
技术研发人员：王俊杰，萧文助，周樱旻，葛翔翔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71