FinFET器件及其制造方法技术

本发明专利技术提供了一种集成电路结构，包括：半导体衬底和延伸至半导体衬底内的隔离区，其中，隔离区具有相向的相对侧壁。鳍结构包括：比隔离区的顶面高的硅鳍；被硅鳍覆盖的含锗半导体区；位于含锗半导体区的相对两侧上的氧化硅区；以及位于硅鳍和一个氧化硅区之间并且与它们接触的含锗半导体层。

【技术实现步骤摘要】
相关申请的交叉引用本申请是2013年I月14日提交的标题为“Semiconductor Device andFabricating the Same”的第13/740，373号(代理卷号:TSM12_0701)美国专利申请的部分继续申请，该申请的全部内容结合于此作为参考。本专利申请是2013年5月24日提交的名为“FinFET Device and Method ofFabricating Same”的第13/902, 322号(代理卷号:TSM13-0232)美国专利申请的部分继续申请，该申请进一步要求于2013年3月15日提交的第61/799,468号(代理卷号:TSMl3-0232P)美国专利申请的优先权，该申请的全部内容结合于此作为参考。
本专利技术总体涉及半导体，更具体地，涉及FinFET器件。
技术介绍
半导体集成电路(IC)工业经历了指数式增长。IC材料和设计中的技术进步已经产生了多代1C，其中，每一代IC都具有比前一代更小和更复杂的电路。在IC的发展过程中，功能密度(即，每一芯片面积上互连器件的数量)已经广泛增加同时几何尺寸(即，使用制造工艺可以生成的最小部件(或线))降低。这种按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。这种按比例缩小还增加了处理和制造IC的复杂性，为了实现这些进步，需要IC处理和制造中的类似发展。例如，已经引入了诸如鳍状场效应晶体管(FinFET)的三维晶体管来代替平面晶体管。虽然现有的FinFET器件和制造FinFET器件的方法通常能够满足它们的期望目的，但是它们并非在所有方面都尽如人意。期望对这一区域进行改进。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路结构，包括:半导体衬底；隔离区，延伸至半导体衬底内，隔离区包括彼此相向的相对侧壁；以及鳍结构，该鳍结构包括:硅鳍，比隔离区的顶面高；含锗半导体区，与硅鳍重叠；氧化硅区，位于含锗半导体区的相对两侧上；和第一含锗半导体层，位于硅鳍和一个氧化硅区之间并且与它们接触。优选地，氧化硅区通过含锗半导体区相互分离。优选地，氧化硅区是连续氧化硅区的部分，并且连续氧化硅区还包括位于含锗半导体区上面和下面的部分。优选地，含锗半导体区和第一含锗半导体层中的一个基本是纯锗区。优选地，该集成电路结构还包括:硅带，位于隔离区的相对侧壁之间，硅带的侧壁与隔离区的相对侧壁接触，并且硅带与含锗半导体区、部分氧化硅区和部分第一含锗半导体层重叠；以及第二含锗半导体层，位于硅带和一个氧化硅区之间并且与它们接触。优选地，氧化硅区的至少一部分位于隔离区的顶面上方。优选地，该集成电路结构还包括:栅叠层，位于硅鳍的侧壁和顶面上；以及源极/漏极区，位于娃鳍的相对两侧上。优选地，栅叠层与氧化硅区的侧壁接触。根据本专利技术的另一方面，提供了一种集成电路结构，包括:半导体衬底；隔离区，延伸至半导体衬底内，隔离区包括彼此相向的相对侧壁；以及鳍结构，该鳍结构包括:硅鳍，比隔离区的顶面高；硅带，位于隔离区的相对侧壁之间，硅带的侧壁与隔离区的相对侧壁接触；含锗半导体区，位于硅鳍和硅带之间并且与它们对准；第一氧化硅区和第二氧化硅区，位于含锗半导体区的相对两侧上；第一含锗半导体层，位于硅鳍和第一氧化硅区之间并且与它们接触；第二含锗半导体层，位于硅鳍和第二氧化硅区之间并且与它们接触；第三含锗半导体层，位于硅带和第一氧化硅区之间并且与它们接触；和第四含锗半导体层，位于硅带和第二氧化硅区之间并且与它们接触。优选地，含锗半导体区具有呈梯度的锗百分比，含锗半导体区内部相比相应的外部具有更低的锗百分比。优选地，第一氧化硅区的至少一部分位于隔离区的顶面上方。优选地,娃鳍和娃带不含锗。优选地，第一氧化物区和第二氧化物区中的每一个都包括不与硅鳍重叠的部分。优选地，第一氧化物区和第二氧化物区完全相互分离。优选地，该集成电路结构还包括:栅叠层，位于硅鳍的侧壁和顶面上；以及源极/漏极区，位于娃鳍的相对两侧上。优选地，栅叠层与第一氧化硅区和第二氧化硅区的侧壁接触。根据本专利技术的又一方面，提供了一种集成电路结构，包括:半导体衬底；隔离区，延伸至半导体衬底内，隔离区包括彼此相向的相对侧壁；以及鳍结构，该鳍结构包括:硅鳍，比隔离区的顶面高；含锗半导体区；和氧化硅区，该氧化硅区包括:第一部分和第二部分，位于含锗半导体区的相对两侧上；和顶部，将第一部分连接至第二部分，顶部将含锗半导体区与硅鳍完全分离。优选地，该集成电路结构还包括:硅带，位于隔离区的相对侧壁之间，硅带的侧壁与隔离区的相对侧壁接触；氧化硅区的底部，将氧化硅区的第一部分连接至氧化硅区的第二部分，底部将含锗半导体区与硅带完全分离；以及含锗半导体层，位于硅带和氧化硅区的底部之间并且与它们接触。优选地，该集成电路结构还包括:含锗半导体层，位于硅鳍和氧化硅区的顶部之间并且与它们接触。优选地，含锗半导体区基本由纯锗形成。【附图说明】为了更完全地理解实施例及其优点，现在结合附图参考以下描述，其中:图1是根据本专利技术的各个方面的用于制造FinFET器件的示例性方法的流程图；图2A是根据本专利技术实施例的待加工的FinFET器件的透视示图；图2B是根据图1的方法构造的示例性FinFET器件在制造阶段沿着图2A中的线A-A截取的截面图；图3A是根据本专利技术实施例的待加工的FinFET器件的透视示图；图3B是根据图1的方法构造的示例性FinFET器件在制造阶段沿着图3A中的线A-A截取的截面图；图4至图6是根据图1的方法构造的示例性FinFET器件在制造阶段沿着图2A中的线A-A截取的截面图；图7是根据本专利技术实施例的待加工的FinFET器件的透视示图；图8、图9A、图9B、图10、图11A、图12和图13是根据图1的方法构造的示例性FinFET器件在制造阶段沿着图7中的线B-B截取的截面图；图11B、图11C、图1lD和图1lE是氧化后的硅锗以及上面和下面的半导体区域的截面图；图1lF示出了根据一些实施例的FinFET在形成的中间阶段的透视图，其中，从图1lF中的平面截线C-C获得图1lB中的截面图；以及图1IG示出了根据可选实施例的FinFET在形成的中间阶段的透视图，其中，从图1lG中的平面截线C-C获得图11C、图1lD和图1lE中的截面图。【具体实施方式】以下详细地论述了本专利技术的实施例的制造和使用。然而，应该认识到，实施例提供了在各种具体环境中可以实现的多个可应用的概念。所论述的特定实施例是示意性的，并且不限制本专利技术的范围。根据多个示例性实施例提供了鳍式场效应晶体管(FinFET)及其形成方法。示出了形成FinFET的中间阶段。论述了实施例的变化例。在各个视图和示例性实施例中，类似的参考标号用于代表类似的元件。本专利技术针对但是并不限于FinFET器件。例如，FinFET器件可以是互补金属氧化物半导体(CMOS)器件的一部分，并且可以是P型金属氧化物半导体(PMOS)FinFET器件或N型金属氧化物半导体(NMOS) FinFET器件。以下公开的内容将继续以FinFET为例，来示出本专利技术的多种实施例。然而，应当理解，除非具体要求，本申请不应限于特定类型的器件。图1是根据本专利技术的一些方面的用于制造FinFET的方法100的流程图。应当理解，本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：半导体衬底；隔离区，延伸至所述半导体衬底内，所述隔离区包括彼此相向的相对侧壁；以及鳍结构，包括：硅鳍，比所述隔离区的顶面高；含锗半导体区，与所述硅鳍重叠；氧化硅区，位于所述含锗半导体区的相对两侧上；和第一含锗半导体层，位于所述硅鳍和一个所述氧化硅区之间并且与它们接触。

【技术特征摘要】
2013.01.14 US 13/740,373;2013.03.15 US 61/799,468;1.一种集成电路结构，包括: 半导体衬底； 隔离区，延伸至所述半导体衬底内，所述隔离区包括彼此相向的相对侧壁；以及 鳍结构，包括: 硅鳍，比所述隔离区的顶面高； 含锗半导体区，与所述硅鳍重叠； 氧化硅区，位于所述含锗半导体区的相对两侧上；和 第一含锗半导体层，位于所述硅鳍和一个所述氧化硅区之间并且与它们接触。2.根据权利要求1所述的集成电路结构，其中，所述氧化硅区通过所述含锗半导体区相互分离。3.根据权利要求1所述的集成电路结构，其中，所述氧化硅区是连续氧化硅区的部分，并且所述连续氧化硅区还包括位于所述含锗半导体区上面和下面的部分。4.根据权利要求3所述的集成电路结构，其中，所述含锗半导体区和所述第一含锗半导体层中的一个基本是纯锗区。5.根据权利要求1所述的集成电路结构，还包括: 硅带，位于所述隔离区的相对侧壁之间，所述硅带的侧壁与所述隔离区的相对侧壁接触，并且所述硅带与所述含锗半导体区、部分所述氧化硅区和部分所述第一含锗半导体层重叠；以及 第二含锗半导体层，位于所述硅带和一个所述氧化硅区之间并且与它们接触。6.根据权利要求1所述的集成电路结构，其中，所述氧化硅区的至少一部分位于所述隔离区的顶面上方。...

【专利技术属性】
技术研发人员：江国诚，黄俊嘉，王昭雄，刘继文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71