一种槽型积累层MOSFET器件制造技术

一种槽型积累层MOSFET器件，属于功率半导体器件技术领域。本发明专利技术在纵向MOSFET器件的源漏之间的漂移区中引入介质槽，槽内填充介电常数较小的介质材料；介质槽被第二导电类型重掺杂栅端欧姆接触区、第二导电类型高阻区、第一导电类型高阻区、第一导电类型重掺杂场截止区和第二导电类型漏端接触区构成的辅助电荷积累层所包围，辅助电荷积累层又被介质隔离层所包围。本发明专利技术通过引入辅助电荷积累层，器件正向导通时在漂移区内靠近介质隔离层附近形成高浓度的载流子积累层，从而大幅降低导通电阻，进而降低功耗；在器件关断时提高介质槽中的电场强度从而提高器件耐压；同时介质槽在提高器件耐压的同时缩小了器件的横向尺寸，降低了比导通电阻。

【技术实现步骤摘要】
【专利摘要】一种槽型积累层MOSFET器件，属于功率半导体器件
。本专利技术在纵向MOSFET器件的源漏之间的漂移区中引入介质槽，槽内填充介电常数较小的介质材料；介质槽被第二导电类型重掺杂栅端欧姆接触区、第二导电类型高阻区、第一导电类型高阻区、第一导电类型重掺杂场截止区和第二导电类型漏端接触区构成的辅助电荷积累层所包围，辅助电荷积累层又被介质隔离层所包围。本专利技术通过引入辅助电荷积累层，器件正向导通时在漂移区内靠近介质隔离层附近形成高浓度的载流子积累层，从而大幅降低导通电阻，进而降低功耗；在器件关断时提高介质槽中的电场强度从而提高器件耐压；同时介质槽在提高器件耐压的同时缩小了器件的横向尺寸，降低了比导通电阻。【专利说明】—种槽型积累层MOSFET器件
本专利技术属于功率半导体器件
，涉及横向MOSFET (Metal OxideSemiconductor field effect transistor,金属-氧化物-半导体场效应晶体管)器件。
技术介绍
功率MOSFET的关键参数是高压和低导通电阻。由于MOSFET属于单极型器件，其漂移区长度需要随器件耐压提高而增加，与此同时漂移区浓度还需降低；而且，对于高压器件，漂移区电阻占器件导通电阻的80%以上。因而，这造成两种不利影响:1.器件(或电路)的芯片面积增加、成本增大；2.器件的比导通电阻Rm，sp (比导通电阻=导通电阻X器件面积)按照与耐压BV的关系式Rm，sp - BV2 5急剧增加。比导通电阻的增大导致功耗急剧增加，并且器件的开关速度也随之降低。与常规的功率MOSFET相比，带有介质槽结构的MOSFET中的介质槽不仅沿纵向折叠漂移区，缩小器件横向尺寸，而且能够增强有源层内的多维度耗尽，提高漂移区浓度和体内电场强度。这两种效果一方面提高器件的耐压，另一方面降低比导通电阻，因而得到了广泛的应用。为了缓解常规功率MOSFET的比导通电阻sp与耐压BV之间sp - BV2-5的关系，业内学者提出了基于槽技术的MOSFET结构。文献Won-So Son, Young-Ho Sohn, Sie-YoungChoi, Solid-State Electronics48 (2004) (1629-1635)提出了带有槽的RESURF LDMOS (器件结构如图1所示)。该器件将介质槽6引入栅电极G末端附近直至漏区之间的漂移区。当掺杂浓度提高时，介质槽6降低栅电极G末端下硅表面的高电场，避免此处提前击穿，并且降低漏区边缘的硅表面的电场峰值，避免此处提前击穿，从而在降低比导通电阻的同时提高了器件的耐压。中国专利(201010173833.X，2010.05.17，[S0I横向MOSFET器件】)(器件结构如图2所示)利用介质槽折叠漂移区提高了耐压，同时采用槽栅41和埋栅42使沟道密度和电流密度增加使得比导通电阻降低进而降低功耗。文献 Wentong Zhang, Ming Qiao, Lijuan Wu, Ke Ye, Zhuo Wang, Zhigang Wang, XiaorongLuo,Sen Zhang, Wei Su,Bo Zhang and Zhaoji Li,【Ultra-low Specific On-resistanceSOI High Voltage Trench LDMOS with Dielectric Field Enhancement Based on ENBULFConcept】提出的ENBULF LDMOS (器件结构如图3所示)利用介质槽和超结技术的结合，在缩短漂移区长度的同时，提高了漂移区的掺杂浓度，从而提出了耐压为684V，比导通电阻为48.5m Ω.cm2 器件。以上器件的导 通电阻均强烈依赖于漂移区掺杂浓度，但漂移区掺杂浓度不能太高，必须满足RESURF原理才能在阻断状况下完全耗尽，以达到器件耐高压。这也就形成导通电阻与耐压之间的矛盾。
技术实现思路
本专利技术所要解决的技术问题在于提供一种槽型积累层MOSFET器件。在导通状态，利用电荷积累层降低比导通电阻；在阻断状态，借助介质槽承受耐压。由于比导通电阻由漂移区中电荷积累决定，基本不取决于漂移区掺杂浓度，这样就有效缓解了器件的比导通电阻IC，SP与耐压BV之间Rm，sp - BV2-5的矛盾。本专利技术技术方案是:一种槽型积累层MOSFET器件，如图4a至图4e所示，包括第二导电类型半导体衬底I和位于第二导电类型半导体衬底I表面的第一导电类型半导体有源层3。有源层3表面两侧分别具有第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14，其中第二导电类型半导体体区9中具有相互独立的第一导电类型重掺杂半导体源区11和第二导电类型重掺杂半导体体接触区10，第一导电类型重掺杂半导体源区11和第二导电类型重掺杂半导体体接触区10的引出端均与金属源极S相连，第一导电类型重掺杂半导体漏区14的引出端与金属漏极D相连。第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14之间的有源层3中具有一介质槽6，介质槽6内填充有介电常数小于有源层3介电常数的介质材料；介质槽6的纵向深度大于第二导电类型半导体体区9的纵向深度但小于有源层3的厚度。质槽6的两侧及底面被一个与介质槽6相接触的辅助电荷积累层所包围，所述辅助电荷积累层由第二导电类型重掺杂栅端欧姆接触区12a、第二导电类型高阻区5a、第一导电类型高阻区5b、第一导电类型重掺杂场截止区13和第二导电类型漏端接触区12b构成；第二导电类型重掺杂栅端欧姆接触区12a的引出端接金属栅极G，第二导电类型重掺杂栅端欧姆接触区12a的下方接第二导电类型高阻区5a，第二导电类型漏端接触区12b的引出端接金属漏极D，第二导电类型漏端接触区12b的下方接第一导电类型重掺杂场截止区13，第一导电类型高阻区5b的一端接第二导电类型高阻区5a，另一端接第一导电类型重掺杂场截止区13。所述辅助电荷积累层的两侧及底面被一个与辅助电荷积累层相接触的介质隔离层4所包围，使得辅助电荷积累层夹于介质隔离层4和介质槽6之间。位于第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14之间、除去介质隔离层4所包围区域的有源层区域形成第一导电类型半导体漂移区3a，第一导电类型半导体漂移区3a与辅助电荷积累层之间隔着介质隔离层4;第一导电类型重掺杂半导体源区11和第二导电类型半导体体区9与介质隔离层4相接触。进一步地，本专利技术提供的槽型积累层MOSFET器件中，所述介质槽6内可填充两种或两种以上介电常数不同介质材料，不同介质材料的介电常数沿介质槽纵向方向自下而上逐渐递减。多种填充介质在不同介质界面处引入的电场尖峰，能起到调制体内电场，提高器件耐压的作用。进一步地，本专利技术提供的槽型积累层MOSFET器件中，第二导电类型半导体体区9中的第一导电类型重掺杂半导体源区11被分成两部分Ila和11b，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区10的两侧；同时，第二导电类型半导体体区9远离介质隔离层4的一侧中还具有一个槽栅结构，所述槽栅结构由栅导电材料8和栅介质材料7构成,其中栅导电材料8的引出端与金属栅极相连，栅导电材料与第一导本文档来自技高网...

【技术保护点】
一种槽型积累层MOSFET器件，包括第二导电类型半导体衬底（1）和位于第二导电类型半导体衬底（1）表面的第一导电类型半导体有源层（3）；有源层（3）表面两侧分别具有第二导电类型半导体体区（9）和第一导电类型重掺杂半导体漏区（14），其中第二导电类型半导体体区（9）中具有相互独立的第一导电类型重掺杂半导体源区（11）和第二导电类型重掺杂半导体体接触区（10），第一导电类型重掺杂半导体源区（11）和第二导电类型重掺杂半导体体接触区（10）的引出端均与金属源极（S）相连，第一导电类型重掺杂半导体漏区（14）的引出端与金属漏极（D）相连；第二导电类型半导体体区（9）和第一导电类型重掺杂半导体漏区（14）之间的有源层（3）中具有一介质槽（6），介质槽（6）内填充有介电常数小于有源层（3）介电常数的介质材料；介质槽（6）的纵向深度大于第二导电类型半导体体区（9）的纵向深度但小于有源层（3）的厚度；介质槽（6）的两侧及底面被一个与介质槽（6）相接触的辅助电荷积累层所包围，所述辅助电荷积累层由第二导电类型重掺杂栅端欧姆接触区（12a）、第二导电类型高阻区（5a）、第一导电类型高阻区（5b）、第一导电类型重掺杂场截止区（13）和第二导电类型漏端接触区（12b）构成；第二导电类型重掺杂栅端欧姆接触区（12a）的引出端接金属栅极（G），第二导电类型重掺杂栅端欧姆接触区（12a）的下方接第二导电类型高阻区（5a），第二导电类型漏端接触区（12b）的引出端接金属漏极（D），第二导电类型漏端接触区（12b）的下方接第一导电类型重掺杂场截止区（13），第一导电类型高阻区（5b）的一端接第二导电类型高阻区（5a），另一端接第一导电类型重掺杂场截止区（13）；所述辅助电荷积累层的两侧及底面被一个与辅助电荷积累层相接触的介质隔离层（4）所包围，使得辅助电荷积累层夹于介质隔离层（4）和介质槽（6）之间；位于第二导电类型半导体体区（9）和第一导电类型重掺杂半导体漏区（14）之间、除去介质隔离层（4）所包围区域的有源层区域形成第一导电类型半导体漂移区（3a），第一导电类型半导体漂移区（3a）与辅助电荷积累层之间隔着介质隔离层（4）；第一导电类型重掺杂半导体源区（11）和第二导电类型半导体体区（9）与介质隔离层（4）相接触。...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，李鹏程，田瑞超，石先龙，罗尹春，周坤，魏杰，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51