用于BOT层压封装件的改进的焊料掩模形状制造技术

提供了一种器件。该器件可以包括集成电路封装件。该集成电路封装件可以包括第一层和焊料掩模。第一层可以包括顶面，其中焊料掩模设置在第一层的顶面上。焊料掩模可以包括纵向边缘。纵向边缘可以在第一层的顶面和纵向边缘之间形成不小于90度的角。该角可以不小于120度或不小于150度。本发明专利技术公开了用于BOT层压封装件的改进的焊料掩模形状。

【技术实现步骤摘要】
用于BOT层压封装件的改进的焊料掩模形状
本专利技术涉及集成电路封装件，具体而言，涉及用于BOT层压封装件的焊料掩模形状。
技术介绍
在集成电路封装件(例如，迹线上凸块层压封装件)的制造过程中，焊料掩模用于物理和电隔离电路的各部分。焊料掩模通常限定出不需要焊料或焊接的电路部分。根据用途的具体要求，焊料掩模出现在各种不同的介质中。常规方法通常使用例如光刻工艺对底层结构(例如，衬底层、半导体层等)施加焊料掩模，使得焊料掩模形成为底层结构上的层。焊料掩模层可以包括用于通孔、焊料凸块、导电焊盘等的开口。焊料掩模层通常包括一个或多个，或多个围绕外围边缘的纵向边缘，限定出开口的壁等。焊料掩模边缘可以邻近集成电路封装件的其他元件。需要用于集成电路封装件的改进的焊料掩模形状来克服常规方法中的上述缺陷以及其他缺陷。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一方面，提供了一种器件，包括：集成电路封装件，包括：第一层，具有顶面；和焊料掩模，设置在所述第一层的顶面上，所述焊料掩模包括纵向边缘，所述纵向边缘在所述第一层的顶面和所述纵向边缘之间形成不小于90度的角。在所述的器件中，所述第一层的顶面和所述纵向边缘之间的角不小于120度。在所述的器件中，所述第一层的顶面和所述纵向边缘之间的角不小于150度。在所述的器件中，所述集成电路封装件是阻焊剂窗口开放型的迹线上凸块层压封装件。在所述的器件中，所述第一层是接合的半导体层。在所述的器件中，所述第一层是衬底层。根据本专利技术的另一方面，提供了一种形成集成电路封装件的方法，包括：提供具有顶面的第一层；在所述第一层的顶面上设置焊料掩模，所述焊料掩模包括纵向边缘并且具有预定掩模厚度；以及将所述焊料掩模暴露于具有预定光子能量幅度的光源，其中，选择所述预定掩模厚度和所述光子能量幅度使得所述焊料掩模的纵向边缘和所述顶面之间的角不小于90度。在所述的方法中，所述焊料掩模由包含色素染料的材料形成，并且选择所述色素染料使得所述焊料掩模基本上是透明的。在所述的方法中，所述预定掩模厚度为40μm，并且所述预定光子能量幅度为15mJ/cm2。在所述的方法中，所述预定掩模厚度介于35μm和45μm之间，并且所述预定光子能量幅度介于10mJ/cm2和20mJ/cm2之间。在所述的方法中，所述预定掩模厚度为40μm，并且所述预定光子能量幅度介于5mJ/cm2和25mJ/cm2之间。在所述的方法中，所述集成电路封装件是阻焊剂窗口开放型的迹线上凸块层压封装件。根据本专利技术的又一方面，提供了一种形成集成电路封装件的方法，包括：提供具有顶面的第一层；在所述第一层的顶面上设置焊料掩模，所述焊料掩模包括纵向边缘并且由预定化学成分形成；以及将所述焊料掩模暴露于光源，其中，选择所述预定化学成分使得所述焊料掩模的纵向边缘和所述顶面之间的角不小于90度。在所述的方法中，所述预定化学成分包含15％环氧与15％丙烯酸的比值。在所述的方法中，所述预定化学成分包含非晶二氧化硅、硫酸钡和环氧树脂。在所述的方法中，所述预定化学成分包含染料，并且选择所述染料使得所述焊料掩模基本上是透明的。在所述的方法中，所述集成电路封装件是阻焊剂窗口开放型的迹线上凸块层压封装件。在所述的方法中，所述第一层是接合的半导体层。在所述的方法中，所述第一层是集成电路管芯。所述的方法还包括在一定的烘烤时间段内和烘烤温度下烘烤所述集成电路封装件，其中，选择所述烘烤时间段和所述烘烤温度使得所述焊料掩模的纵向边缘和所述顶面之间的角不小于120度。附图说明为了更全面理解实施例及其优点，现在将参考结合附图所进行的以下描述，其中：图1示出根据实施例的器件的截面图，其中焊料掩模的纵向边缘与衬底层形成至少90度的角；图2示出更详细示出的图1的器件的截面图；以及图3示出根据多个其他实施例的器件的截面图，其中焊料掩模的纵向边缘与衬底层形成大于90度的角，并且该器件还包含管芯。具体实施方式在下面详细论述本专利技术的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所论述的具体实施例仅是说明性的而不用于限制本专利技术的范围。参照图1和图2，其中示出根据本专利技术构建的示例性器件100的截面图。图2更详细地示出了图1的器件100的一部分。器件100可以是集成电路封装件，例如，迹线上凸块层压封装件。器件100可以包括集成电路(IC)封装件102。IC封装件102可以包括第一层104、焊料掩模106(例如，在图1中示出两个焊料掩模106)、IC芯片108和模塑底部填充(MUF)层110。IC芯片108可以包括多个接触件114和多个铜柱112，柱112放置在诸如无铅焊料的接触件114上并且通常为IC芯片108提供电接触点。可以在MUF层110上或在MUF层110内放置IC芯片108。可以在第一层104的顶面116上设置焊料掩模106(还被称为阻焊剂)(在图2的放大图中更详细地示出)。可以在顶面116上涂覆、印刷、干膜粘贴或以其他方式放置(例如使用光刻工艺)焊料掩模106。第一层104可以是衬底层、迹线上凸块层、使用半导体接合技术形成的层、集成电路管芯、印刷电路板(PCB)等。在图1中示出的示例性IC封装件102中，第一层104是衬底层。第一层104可以包括在第一层104上和/或在第一层104内形成的迹线118(图1的第一层104包括多条迹线118)。迹线118可以是例如被配置成接收电接触件、柱、焊料凸块等或以其他方式连接至电接触件、柱、焊料凸块等的接触连接盘(contactland)，并且可以提供导电路径。在图1中示出的第一层104中，迹线118被配置成在柱112和例如多个焊球(球栅阵列，BGA)120之间提供导电路径，焊球120在图1和图2中以虚线示出。焊料掩模106覆盖并因此保护第一层104的不需要接触的部分，而保留第一层104的需要接触的暴露部分，诸如包括迹线118的部分。焊料掩模106可以包括纵向边缘122。根据本专利技术的某些方面，焊料掩模106的纵向边缘122与衬底104的顶面116可以形成不小于九十(90)度的角124。根据某些实施例，调整纵向边缘122使得角124不小于一百二十(120)度。根据一些实施例，调整纵向边缘122使得角124不小于一百五十(150)度。根据其他实施例，角124呈九十(90)度，即，纵向边缘122垂直于顶面116。根据其他实施例，可以调整纵向边缘122使得角124是大于90度的任意角。焊料掩模106的纵向边缘122与顶面116形成不小于九十(90)度的角124减少或消除位于焊料掩模106的(一个或多个)纵向边缘122和第一层104的顶面116之间的界面或接合处的底切(undercut)。所述界面处的底切通常是指在所述界面或所述界面附近，焊料掩模106的纵向边缘122朝其本身向内逐渐或突然倾斜。底切可能导致可以驻留和/或生长污染物的空隙。这些污染物可能导致器件100过早失效。图3示出根据本专利技术的多个其他实施例的示例性器件300的截面图。图3中的实施例与图1和图2中所示器件100的实施例的类似之处在于：器件300包括集成电路封装件302，该集成电路封装件302进一步包括例如包含顶面308的第一层304和包含与顶面308形本文档来自技高网...

【技术保护点】
一种器件，包括：集成电路封装件，包括：第一层，具有顶面；和焊料掩模，设置在所述第一层的顶面上，所述焊料掩模包括纵向边缘，所述纵向边缘在所述第一层的顶面和所述纵向边缘之间形成不小于90度的角。

【技术特征摘要】
2013.01.03 US 13/733,5371.一种形成集成电路封装件的方法，包括：提供具有顶面的第一层；在所述第一层的顶面上设置焊料掩模，所述焊料掩模包括纵向边缘并且具有预定掩模厚度；以及将所述焊料掩模暴露于具有预定光子能量幅度的光源，其中，选择所述预定掩模厚度和所述光子能量幅度使得所述焊料掩模的纵向边缘和所述顶面之间的角不小于120度。2.根据权利要求1所述的方法，其中，所述焊料掩模由包含色素染料的材料形成，并且选择所述色素染料使得所述焊料掩模是透明的。3.根据权利要求1所述的方法，其中，所述预定掩模厚度为40μm，并且所述预定光子能量幅度为15mJ/cm2。4.根据权利要求1所述的方法，其中，所述预定掩模厚度介于35μm和45μm之间，并且所述预定光子能量幅度介于10mJ/cm2和20mJ/cm2之间。5.根据权利要求1所述的方法，其中，所述预定掩模厚度为40μm，并且所述预定光子能量幅度介于5mJ/cm2和25mJ/cm2之间。6.根据权利要求1所述的方法，其中，所述集成电路封装件是阻焊剂窗口开放型的迹线...

【专利技术属性】
技术研发人员：张志鸿，吴胜郁，蔡佩君，郭庭豪，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71