半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中所述半导体器件的形成方法包括：提供基底，所述基底表面具有介质层，所述介质层表面具有半导体层，所述半导体层内具有暴露出介质层表面的第一开口；在所述第一开口的侧壁表面形成应力层；在形成应力层之后，刻蚀位于第一开口两侧的部分半导体层直至暴露出介质层，在所述第一开口两侧分别形成与所述应力层相接触的鳍部；在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构，所述背栅结构与所述应力层相接触，所述主栅结构与所述鳍部的侧壁相接触，且所述主栅结构与应力层相对。所形成的半导体器件性能改善。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管（FinFET），鳍式场效应晶体管是一种常见的多栅器件，请参考图1，图1是现有技术的鳍式场效应管的剖面结构示意图，图2是图1在AA’方向上的剖面结构示意图，包括：半导体衬底10；位于所述半导体衬底10表面的鳍部11，所述鳍部11的材料为硅、锗或硅锗；位于所述半导体衬底10和部分鳍部11侧壁表面的绝缘层12；位于所述绝缘层12表面、以及鳍部11的顶部和侧壁表面的栅介质层14；位于所述栅介质层14表面的栅电极层15；位于所述栅介质层14和栅电极层15两侧的鳍部11内的源区和漏区16；所述鳍部11的顶部和侧壁与栅介质层14相接触的部分成为沟道区。然而，随着工艺节点的进一步缩小，现有的鳍式场效应管依旧容易产生漏电流，导致鳍式场效应管性能不稳定。更多关于鳍式场效应管的相关资料请参考专利号为US7317230B2的美国专利文件。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，提高鳍式场效应管的性能，并使所述鳍式场效应管的阈值电压控制更为灵活。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底表面具有介质层，所述介质层表面具有半导体层，所述半导体层内具有暴露出介质层表面的第一开口；在所述第一开口的侧壁表面形成应力层；在形成应力层之后，刻蚀位于第一开口两侧的部分半导体层直至暴露出介质层，在所述第一开口两侧分别形成与所述应力层相接触的鳍部；在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构，所述背栅结构与所述应力层相接触，所述主栅结构与所述鳍部的侧壁相接触，且所述主栅结构与应力层相对。可选的，所述半导体层的材料为硅，所述应力层的材料为硅锗或碳化硅，所述应力层的厚度为5纳米~30纳米。可选的，所述应力层的形成工艺为选择性外延沉积工艺。可选的，所述第一开口的形成工艺为：在半导体层表面形成第一掩膜层，所述第一掩膜层内具有暴露出部分半导体层表面的第二开口；以所述第一掩膜层为掩膜，刻蚀所述半导体层直至暴露出介质层为止。可选的，所述鳍部的形成工艺为：在形成应力层之后，扩大所述第二开口的尺寸，并暴露出所述第二开口底部的半导体层表面；在扩大所述第二开口的尺寸之后，在所述第一开口和第二开口内形成第二掩膜层，所述第二掩膜层的材料与第一掩膜层的材料不同；去除所述第一掩膜层，并以所述第二掩膜层为掩膜，刻蚀所述半导体层直至暴露出介质层为止，并去除所述第二掩膜层。可选的，所述扩大所述第二开口的尺寸的工艺为各向同性的湿法刻蚀工艺。可选的，所述第一掩膜层的材料氮化硅，所述第二掩膜层的材料为氮氧化硅、氧化硅或有机材料。可选的，所述鳍部与主栅结构相接触的侧壁表面的晶面为（111）。可选的，所述刻蚀位于第一开口两侧的部分半导体层的工艺包括：各向异性的干法刻蚀工艺、以及所述各向异性的干法刻蚀工艺之后的各向异性的湿法刻蚀工艺。可选的，所述背栅结构和主栅结构的形成工艺为：在所述介质层表面、鳍部的侧壁和顶部表面、以及应力层表面形成栅极结构层；去除高于所述鳍部顶部表面的栅极结构层，在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构。可选的，所述栅极结构层包括栅介质层、以及位于所述栅介质层表面的栅电极层。可选的，所述栅介质层的材料为氧化硅或氮氧化硅，所述栅电极层的材料为多晶硅；所述栅介质层的材料为高K介质材料，所述栅电极层的材料为金属。可选的，所述去除高于鳍部顶部表面的栅极结构层的工艺为化学机械抛光工艺或回刻蚀工艺。可选的，在所述主栅结构两侧的鳍部内形成源区和漏区。可选的，所述鳍部的宽度为5纳米~20纳米。可选的，所述第一开口的宽度为20纳米~200纳米。可选的，所述基底的材料为硅，所述介质层的材料为氧化硅。相应的，本专利技术还提供一种采用上述任一项方法所形成的半导体器件，包括：基底；位于所述基底表面的介质层；位于所述介质层表面的鳍部；位于所述鳍部一侧的侧壁表面的应力层；位于所述鳍部两侧的介质层表面的背栅结构和主栅结构，所述背栅结构与所述应力层相接触，所述主栅结构与所述鳍部的侧壁相接触，且所述主栅结构与应力层相对。与现有技术相比，本专利技术的技术方案具有以下优点：位于介质层表面的半导体层内具有暴露出介质层表面的第一开口，在所述第一开口的侧壁表面形成应力层；后续刻蚀形成的鳍部后，使鳍部一侧的侧壁表面具有应力层；所述应力层与鳍部之间由于存在晶格失配而产生应力，所述应力能够传递到鳍部内；之后，在所述鳍部一侧的介质层表面形成主栅结构，所述主栅结构与鳍部的侧壁相接触，而且所述主栅结构与所述应力层相对；由于所述主栅结构用于向所形成的晶体管提供工作电压，因此在所形成的晶体管工作时，所述鳍部与主栅结构相接触的部分能够形成沟道区，而且所述沟道区与应力层相对；所述应力层产生的应力能够传递到所述沟道区，从而提高载流子在沟道区内的迁移率，所形成的半导体器件的短沟道效应得到抑制，漏电流减少，性能稳定。进一步的，在采用各向异性的干法刻蚀工艺形成鳍部之后，使所形成的鳍部与主栅结构相接触的侧壁表面的晶面为（111），再对所述鳍部进行各向异性的湿法刻蚀工艺；由于所述各向异性的湿法刻蚀工艺对（111）晶面的刻蚀速率最慢，因此能够使（111）晶面的表面更为光滑；因此，在干法刻蚀形成鳍部之后，采用所述各向异性的湿法刻蚀工艺能够使鳍部的侧壁表面更为光滑；进而，使所述鳍部的侧壁与后续形成的主栅结构之间缺陷较少，进一步减少漏电流，使器件性能稳定。所述鳍部一侧的侧壁表面具有应力层，位于所述介质层表面的主栅结构与所述鳍部的侧壁相接触，且与应力层相对；由于所述鳍部与主栅结构相接触的部分能够形成沟道区，而所述应力层能够向所述鳍部提供应力，从而所述应力能够传递到所述沟道区；因此，沟道区内的载流子迁移率提高，使半导体器件的漏电流减少，性能稳定。附图说明图1和图2是现有技术的鳍式场效应管的结构示意图；图3至图10是本专利技术的实施例所述的半导体器件的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所述，现有的鳍式场效应管依旧容易产生漏电流，导致鳍式场效应管性能不稳定。经过本专利技术的专利技术人研究发现，为了使鳍式场效应管的阈值电压控制更灵活，在形成如图1所示结构之后，还包括：去除高于鳍部11顶部表面的栅电极层15和栅介质层14，在所述鳍部11两侧的绝缘层12表面分别形成主栅和背栅；其中，主栅用于提供晶体管的工作电压，所述鳍部11与主栅相接触的区域成为沟道区；此外，所述背栅能够对鳍部11施加偏压，当所述背栅向鳍部11施加的偏压提高或降低时，能够抬高或降低鳍式场效应管的阈值电压，使器件实现阈值电压的多级选择，所形成的器件应用更为广泛。然而，随着工艺节点的缩小，鳍部11与主栅相接触区域也相应缩小，导致沟道区的尺寸减小，容易导致载本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底表面具有介质层，所述介质层表面具有半导体层，所述半导体层内具有暴露出介质层表面的第一开口；在所述第一开口的侧壁表面形成应力层；在形成应力层之后，刻蚀位于第一开口两侧的部分半导体层直至暴露出介质层，在所述第一开口两侧分别形成与所述应力层相接触的鳍部；在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构，所述背栅结构与所述应力层相接触，所述主栅结构与所述鳍部的侧壁相接触，且所述主栅结构与应力层相对。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底表面具有介质层，所述介质层表面具有半导体层；在半导体层表面形成第一掩膜层，所述第一掩膜层内具有暴露出部分半导体层表面的第二开口；以所述第一掩膜层为掩膜，刻蚀所述半导体层直至暴露出介质层为止，在所述半导体层内形成暴露出介质层表面的第一开口；在所述第一开口的侧壁表面形成应力层；在形成应力层之后，扩大所述第二开口的尺寸，并暴露出所述第二开口底部的半导体层表面；在扩大所述第二开口的尺寸之后，在所述第一开口和第二开口内形成第二掩膜层，所述第二掩膜层的材料与第一掩膜层的材料不同；去除所述第一掩膜层，并以所述第二掩膜层为掩膜，刻蚀位于第一开口两侧的部分半导体层直至暴露出介质层，在所述第一开口两侧分别形成与所述应力层相接触的鳍部，并去除所述第二掩膜层；在所述鳍部两侧的介质层表面分别形成背栅结构和主栅结构，所述背栅结构与所述应力层相接触，所述主栅结构与所述鳍部的侧壁相接触，且所述主栅结构与应力层相对。2.如权利要求1所述半导体器件的形成方法，其特征在于，所述半导体层的材料为硅，所述应力层的材料为硅锗或碳化硅，所述应力层的厚度为5纳米～30纳米。3.如权利要求2所述半导体器件的形成方法，其特征在于，所述应力层的形成工艺为选择性外延沉积工艺。4.如权利要求1所述半导体器件的形成方法，其特征在于，所述扩大所述第二开口的尺寸的工艺为各向同性的湿法刻蚀工艺。5.如权利要求1所述半导体器件的形成方法，其特征在于，所述第一掩膜层的材料氮化硅，所述第二掩膜层的材料为氮氧化硅、氧化硅或有机材料。6.如权利...

【专利技术属性】
技术研发人员：韩秋华，隋运奇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31