一种印制电路板中隐埋电阻的加工方法技术

一种印制电路板中隐埋电阻的加工方法，1)电阻铜箔压合；2)减薄；3)抗电镀图形的制作；4)电路图形电镀；5)去膜；6)电路图形的蚀刻即第一次蚀刻；7)露出电阻层材料的蚀刻即第二次蚀刻；8)电阻图形的制作即第三次蚀刻；9)按照PCB传统的方法完成印制电路板后续流程的制作，最终得到一个含有高精度、高一致性的隐埋电阻的印制电路板。本发明专利技术采用改良的半加成工艺制作印制电路板中的隐埋电阻，能有效提高隐埋电阻阻值的精度及一致性，特别是对提高印制电路板中隐埋的小尺寸电阻的精度和一致性。本发明专利技术适用于印制电路板中隐埋电阻的加工，特别是对尺寸小、阻值精度、一致性要求高的印制线路板。

【技术实现步骤摘要】
一种印制电路板中隐埋电阻的加工方法
本专利技术涉及印制电路板加工方法，特别涉及一种印制电路板中隐埋电阻的加工方法，采用改良的半加成工艺来制作印制电路板中的隐埋电阻，该加工方法能有效提高隐埋电阻阻值的精度及一致性，特别是对提高印制电路板中隐埋的小尺寸电阻的精度和一致性。本专利技术适用于印制电路板(PCB)中隐埋电阻的加工，特别是对尺寸小、阻值精度、一致性要求高的印制线路板。
技术介绍
随着电子产品向轻、薄、短、小以及多功能、模块化、集成化方向的发展，作为安装元器件的印制电路板(PCB)也要求线路更精细、更密集，同时也要求能给主动芯片预留更多的贴装空间，隐埋无源器件技术应运而生，如隐埋电容、隐埋电阻和隐埋电感技术逐渐成为PCB发展的一种必然趋势。隐埋无源器件技术不仅可以提高PCB板的布线密度、减少表面元器件的贴装费用，而且在相同功能的设计条件下可缩小板面尺寸、降低成本。此外，由于无源器件被埋入PCB中，元器件间信号相互传输的距离得以缩短，这可以降低电磁干扰，提高信号完整性；与此同时器件焊点数减少也可大大提高产品可靠性。隐埋电阻技术是隐埋无源器件工艺中的一种，即指将传统的需要安装在PCB板本文档来自技高网...

【技术保护点】
一种印制电路板中隐埋电阻的加工方法，包括如下步骤：1)电阻铜箔压合将电阻铜箔、介质材料和已经完成电路图形制作的基板压合在一起；2)减薄将电阻铜箔的铜厚减薄到3～8微米；3)抗电镀图形的制作在经过减薄的电阻铜箔表面按照常规的图形转移工艺经过贴膜、曝光、显影露出需要电镀的电路图形和没有被显影掉的被干膜保护的抗电镀图形；4)电路图形电镀在显影后形成的需要电镀的电路图形部分上进行电镀，增加电路图形的铜厚，以达到需要的铜厚要求，被干膜保护起来的区域则不被电镀；5)去膜将步骤4)中没有被显影掉的干膜去掉，露出基铜即电阻铜箔减薄后剩下的铜；6)电路图形的蚀刻即第一次蚀刻通过差分蚀刻，将裸露的基铜蚀刻掉，同时...

【技术特征摘要】
1.一种印制电路板中隐埋电阻的加工方法，包括如下步骤：1)电阻铜箔压合将电阻铜箔、介质材料和已经完成电路图形制作的基板压合在一起；2)减薄将电阻铜箔的铜厚减薄到3～8微米；3)抗电镀图形的制作在经过减薄的电阻铜箔表面按照常规的图形转移工艺经过贴膜、曝光、显影露出需要电镀的电路图形和没有被显影掉的被干膜保护的抗电镀图形；4)电路图形电镀在显影后形成的需要电镀的电路图形部分上进行电镀，增加电路图形的铜厚，以达到需要的铜厚要求，被干膜保护起来的区域则不被电镀；5)去膜将步骤4)中没有被显影掉的干膜去掉，露出基铜即电阻铜箔减薄后剩下的铜；6)电路图形的蚀刻即第一次蚀刻通过差分蚀刻，将裸露的基铜蚀刻掉，同时露出电阻层材料；7)露出电阻层材料的蚀刻即...

【专利技术属性】
技术研发人员：罗永红，吴金华，陈培峰，付海涛，张坤，黄伟，
申请(专利权)人：上海美维科技有限公司，上海美维电子有限公司，
类型：发明
国别省市：上海;31