一个半导体集成电路，其中包括：一个生成高于所需内部电压的增压（推举）电压的电荷泵电路，一个根据基准电压形成多个分压的分压电路，以及一个控制电路，该控制电路间歇地控制电荷泵电路，以便电荷泵电路的输出电压为所需的内部电压，这是通过将多个分压...

本发明为一个半导体非易失性存储器件，可以减少验证操作和验证操作自身转换所需时间的总开销、基于一系列重复操作，存储单元的阈值变化的步宽ΔＶｔｈ相对于改变阈值（所用脉冲宽度）的一次操作可表示成：ΔＶｔｈ＝Ｋυｔｈ.ｌｏｇ（ｔ↓［２］／ｔ↓［...

响应行地址选通信号和列地址选通信号分别向动态ＲＡＭ提供行地址和列地址之后，在行地址选信号下降定时之后对于行地址访问时间段内保持高阻抗状态，然后数据输出给数据总线，在行地址选通信号上升定时之后数据总线的高阻状态迅速被恢复。如果顺序地读取同...

一种在使电路尺寸最小的阵列型集成电路上提供网格式电源和信号总线系统的方法和器件。用于网络系统的通孔设在单元阵列及外围电路内。网格系统的电源和信号总线沿水平和垂直两个方向穿过阵列。使所有的垂直的总线位于一个金属层内，所有的水平的总线位于另...

本发明是用来减小半导体器件中传输线阻抗对时钟信号影响的一种方法和装置。与先前技术不同的是，本发明包括位于靠近器件同步输入／输出端口的多个时钟输入，因而减小任何单个外部时钟信号必须传送的最大距离，并由此而减小因传输线阻抗对外部时钟信号的影...

提供一种铁电元件，通过使用的钙钛矿结构铁电薄膜，该元件高度集成，且Ｐｒ值高，Ｅｃ值低。为了制备铁电元件，其结构中夹在电极间的铁电薄膜具有强的自然极化作用和弱矫顽电场，通过用具有不同离子半径的元素作为构成晶格的Ａ位置、Ｂ位置和产生极化作用...

存储器与写入放大器驱动并预充电二介Ｉ／Ｏ总线。主放大器包括分离和预充电区及激活区。激活区在总线分离时驱动预充电信号。还包括主输出总线和测试输出总线使存储器工作于正常模式和测试模式。测试模式可同时访问二倍存储单元，缩短测试时间。大数据宽度...

改善了写入、读出、消去时间的具有隧道阻挡层的存储器。具有从控制电极穿越隧道阻挡层写入电荷的存储节点。该电荷影响源／漏路径的导电性并由此读出数据。电荷阻挡层由多隧道阻挡层构成，包裹形成存储节点的硅的多晶层，以３ｎｍ的多晶硅层和１ｎｍ的Ｓｉ...

本发明是能够导入到实现个人计算机或者娱乐机等高速图像处理的结构中的器件，为了提高图像处理装置的描绘性能，在把帧缓冲器和指令用的存储器以及图像用处理器内装到单片的情况下，在图像处理装置上设置测试端子、测试总线，在各个存储模块上设置测试口，...

本发明是能够导入到实现个人计算机或者娱乐机等高速图像处理的结构中的器件，为了提高图像ＬＳＩ的描绘性能，在把帧缓冲器和指令用的存储器以及图像用处理器内装到单片的情况下，由多个相同的存储模块构成每个帧缓冲器，指令.存储器，通过在各存储模块上...

本发明是能够导入到个人计算机或者实现娱乐机等高速图像处理的结构中的器件，为了提高图像处理装置的描绘性能，在单片内安装了帧缓冲器和指令用存储器以及图像用处理器的情况下，取为沿着信息流的最佳配置。由此，能够去掉无用的路线回转，减小芯片面积，...

在设置多个阈值以在存储单元中存储多电平数据的非逸失性半导体存储器中，多位数据的每一位根据地址信号或控制信号分别写入存储单元，以执行读取和擦除。具体来说，存储矩阵如此构成：能通过三维地址Ｘ，Ｙ和Ｚ来访问它，并通过Ｚ地址来区分存储单元中的多...

一种半导体存储器件，其中存储单元的状态相对于器件中的每一个数据线来确定，以便自动控制编程的继续和暂停等。该半导体存储器件包括设置为阵列形式的半导体存储单元阵列、与多个存储单元组共接的字线和数据线，各数据线都具有读出放大器，该存储器件还包...

为了解决由于即使在ＩＣ卡被完成处理之后仍然进行的在非易失存储器区域中存储数据而引起的ＩＣ卡（１００）与信息处理设备长的连接时间和外部电源长的供电时间问题，本发明提供了一种技术，用于在ＩＣ卡完成处理时通知和ＩＣ卡相连的信息处理设备处理已完...

为使多存储体的存储器的快速存取（与前存取的字线不同的读出存取）高速化，使用多存储体构成的宏存储器，并将数据保持在各存储体的读出放大器中，当存取命中该保持数据时，输出锁存的数据，从而高速化。即使各存储体有读出放大器高速缓存功能。为进一步提...

一个存储器宏（ＭＭ），它是下列功能模块的组合：例如一个主放大器模块（１３），每个存储器体都独立工作的存储器体模块（１１），一个电源电路（１４）等。存储器宏（ＭＭ）的存储容量可以很简单地通过改变存储器体模块（１１）的数量来从大容量变到小容...

一种构成快速存储器的非易失性存储器元件（１３０），可如此构成，在相同半导体衬底上形成的另一电路晶体管的栅极氧化膜（ＧＯ２）和栅极（ＧＴ２）分别是隧道氧化膜（ＤＯ３）和浮动栅极（ＦＧＴ）。一存储器单元具有两元件一比特构成，其由一对非易失性...

即便存储器阵列的电压低，读出放大器也能够高速地从存储单元读出弱信号而电力消耗很小。将用于过激励的驱动开关分散地配置在读出放大器区域内，并将用于恢复的驱动开关集中地配置在读出放大器阵列的一端。通过网状电源线供给过激励电位。每个过激励开关最...

本发明利于满足以频繁重写非易失存储器和电源切断期间的数据保持为优先的使用模式，和以数据保持特性为优先的使用模式。控制器通过提升提供给非易失存储器单元的电压并箝位提升电压的擦写处理对非易失存储器单元进行信息存储操作，并且执行选择控制以选择...

提供了一种使用动态随机存取存储器和闪存的系统和方法。在一个示例中，该系统包括：非易失性存储器；同步动态随机存取存储器；包括控制电路的多个电路，该控制电路与非易失性存储器和同步动态随机存取存储器耦合，并且控制对非易失性存储器和同步动态随机...