在半导体器件中，可基于含碳材料形成延伸穿过该器件的衬底的导通孔，从而提供与高温工艺良好的兼容性，同时还提供比掺杂半导体材料等优越的电性性能。因此，在一些实施例中，可在形成关键电路元件的任意工艺步骤之前形成该导通孔，以实质上避免该导通孔结...

形成于同一工作区中的下拉晶体管和通道晶体管的驱动电流能力可基于不同的应变水平进行调整，该不同的应变水平通过在该工作区中提供至少一嵌埋半导体合金实现，以使该工作区具有简化的总体几何组态。因此，可基于最小沟道长度以及具有简化组态的该工作区形...

基于硬掩模（２３３）可形成接触元件，而基于第一阻剂掩模（２１０）和基于第二阻剂掩模（２１１）可图样化该硬掩模（２３３），藉此可定义可描述接触元件之最终设计尺寸的适当交叉区域（２３４）。结果，可用限制较少之约束基于黄光微影制程来形成每个阻...

本发明提供一种调节专用集成电路（ＡＳＩＣ）（例如图形处理单元）的功率消耗的系统、方法和计算机程序产品。在这种方法中，自专用集成电路含有的计算机可读信息接收专用集成电路的漏电流值。专用集成电路的一个或多个操作参数（例如，至专用集成电路的供...

在精密半导体装置中，以湿化学蚀刻形成凹槽，应变诱导半导体合金可被定位接近信道区域，对于不同结晶位向具有非等向性蚀刻作用。在一实施例中，可使用ＴＭＡＨ，除了非等向性蚀刻作用之外，对于二氧化硅具有高蚀刻选择性，因而使得非常薄的蚀刻停止层额外...

静态ＲＡＭ单元（２５０）可基于两个双沟道晶体管（２００Ｎ、２００Ｐ）和一个选择晶体管（２００Ｓ）形成，其中，本体触点（ｂｏｄｙ　ｃｏｎｔａｃｔ）可以伪栅极电极结构（２０５Ａ）的形式横向置于该两双沟道晶体管之间，并且另一矩形接触（２３０）...

通过将单个芯片区域分为多个独立子区域（以一个或多个应力松弛区２８０ａ、２８０ｂ为基础分为２００ａ、２００ｂ、２００ｃ）可降低在复杂集成电路运行期间该子区域的各区域中的热诱导应力，从而提升包括低ｋ介电材料或超低介电常数（ＵＬＫ）材料的复杂...

本发明为一种设有嵌入硅／锗材料而具有提升的硼拘限性的晶体管。通过将扩散阻碍物种（２５６Ａ）并入在包括硅／锗合金（２５５）的Ｐ沟道晶体管的ＰＮ接面的附近，可减少关于ＰＮ接面的非均匀性的扩散，因此促进装置稳定性的提升与整体晶体管性能的增加。...

具有凹陷漏极与源极组构的晶体管（１５０）中的非保形金属硅化物层（１５６）对于应变引发机制、漏极／源极电阻等可以提供增强的效率。为了此目的，在某些情况中，非晶化注入制造方法可以在硅化制造方法之前予以执行，而在其它情况中，可以使用非等向性沉...

在半导体器件之精密金属化系统中，在通孔开口之图案化期间，该开口（２２１Ａ）延伸穿过导电盖层（２１３），并且建立适当的离子轰击以再分配下层金属区（２１２）的材料以暴露导电盖层（２１３）的侧壁部分，由此建立保护材料（２１２Ｐ）。结果，于后续...

如鳍形晶体管（ＦｉｎＦＥＴ）和三栅极晶体管之三维晶体管结构可基于增强的掩膜方式而形成，藉此在体半导体材料中以自我校准的方式形成漏极和源极区域（２１１Ｄ、２１１Ｓ）、所述鳍（２１０）和隔离结构（２０８Ａ）。在定义基本的鳍结构（２１０）之后...

一种用于实时功率估算的系统与方法。核心可被分割成数个单元。仿真每个单元以达成实际功率消耗的特征描述。采样该功率消耗。进行统计分析，该统计分析假设该核心具有以具有泊松分布（Ｐｏｉｓｓｏｎ　ｄｉｓｔｒｉｂｕｔｉｏｎ）的平稳随机过程（ｓｔａｔ...

本发明揭露各种半导体芯片加固结构及其制作方法。在一态样中，提供一种制造方法包括提供具有侧面（４０）的半导体芯片（１５）及在该侧面（４０）上形成聚合物层（６０）。该聚合物层（６０）具有中央部分（６５）和空间上与该中央部分（６５）分离的第一...

一种在金属氧化物半导体场效应晶体管中形成栅极的方法，包括鳍部结构(310)、形成于邻接该鳍部结构(310)的第一侧边的第一栅极(410)、形成于邻接该鳍部结构(310)相对于该第一侧边的第二侧边的第二栅极(420)、以及形成于该鳍部结构...

本发明提供一种使用硅化的金属栅极电极以及其形成方法。本发明的半导体装置由提供基材(32)，并在基材(32)上提供介电层(34)而制成。多晶硅体(36)设于介电层(34)上，而金属层(60)则设于多晶硅体(36)上。进行硅化过程以大致上硅...

本发明揭示了一种整合信息处理系统及可携式通信装置之设备及方法。第一信息处理系统是经由诸如扩充基座（ｄｏｃｋ）、缆线、或无线链路等连接而被连接到第二信息处理系统。一旦被连接之后，实施接口连接管理器，以使所述第二系统能够使用所述第一系统的网...

一种内存装置（１００），包含内存阵列（ｍｅｍｏｒｙ　ａｒｒａｙ）（１０２）及读出放大器（ｓｅｎｓｅ　ａｍｐｌｉｆｉｅｒ）（１０８）。该内存阵列（１０２）包含组构成储存位值（ｂｉｔｖａｌｕｅ）的浮体单元（ｆｌｏａｔｉｎｇ　ｂｏｄｙ　ｃｅｌ...

本发明之实施例中的节点包括配置以调度待传送封包于链路上的封包调度器和连接到该封包调度器并配置以传送该等封包于所述链路上之接口电路。所述接口电路配置以产生包含该等封包的错误侦测数据，其中，所述错误侦测数据传送于所述链路上的封包间。接口电路...

本发明提供一种应力增强之ＭＯＳ晶体管（３０）及其制造方法。提供绝缘层上半导体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－ｉｎｓｕｌａｔｏｒ）结构（３６），该结构包含具有第一表面（３７）的半导体层（３８）。引发应变外延层（ｓｔｒａｉｎ－ｉｎｄｕｃ...

一种用来去加重经由差分通讯链路（２２６）所传输的信息的电路，包含电压模式差分电路（２２５）和双向电流源电路（３０８）。该电压模式差分电路（２２５）包含第一和第二输出端（３１６，３１８）。该电压模式差分电路（２２５）经由该第一输出端（３１...