The present invention provides a metal gate electrode using a silicide and a method for forming the same. The semiconductor device of the present invention is made of providing a base material (32) and providing a dielectric layer (34) on a base material (32). The polysilicon body (36) is arranged on the dielectric layer (34), and the metal layer (60) is arranged on the polycrystalline silicon body (36). The silicide process is performed to substantially silicification the entire polysilicon body (36), and then a gate (62) is formed on the dielectric layer (34). In another process, the cap cap (90) is disposed on the polysilicon body (86), and the cap layer (90) is removed prior to the silicification process. In the two embodiment, the silicide process before polycrystalline silicon doped with selected species in the silicidation process of dopants to drive the dielectric layer to form a gate position, the dopant adjacent to the dielectric with high concentration. The type and concentration of species can be used as a means of determining the work function of the formed gate.
【技术实现步骤摘要】
本专利技术大致上系关于一种半导体技术，特别是关于与硅化过程有关的半导体装置。
技术介绍
目前集成电路制造的普遍趋势是将晶体管的结构尺寸尽可能地做小。为完成高密度集成电路，而必须将诸如导体、源极和漏极接合处，以及互联机(interconnection)至接合处等结构尽可能地做到最小。当结构尺寸减小时，合成的晶体管的尺寸和晶体管之间的互联机亦减小。当晶体管变小，我们就可以在单一整体基材上设置更多的晶体管。因此，相当大的电路可置于单一且相当小的晶粒区域。再者，一般较小的晶体管在运作时，具有较低的导通临限电压、较快的切换速率，并消耗较少的功率。所有这些特征使得较高速集成电路得以实现。当我们依比例减少半导体晶体管的尺寸时，会产生若干问题。例如，使用非常薄的栅极电介质，却造成高栅极漏电流，如此弱化了装置的性能。再者，当晶体管依比例减少时，为确保晶体管确实的切断，信道中需要较高位准的掺杂物以减少短信道效应。此一信道中非常高浓度的掺杂物减弱了电流驱动，并导致不需要的漏极至信道穿隧电流 (drain-to-channel tunneling current)0再者，使用一般多晶...
【技术保护点】
１．一种制造半导体结构的方法，其特征在于：提供基材（８２）；在该基材（８２）上提供电介质（８４）；在该电介质（８４）上提供多晶硅体（８６），该多晶硅体（８６）含有掺杂物（８９）；在该多晶硅体（８６）上提供帽罩层（９０）；以该帽罩层（９０）和该多晶硅体（８６）做为光罩，将另一种掺杂物（９８）导入该基材（８２）之内；从该多晶硅体（８６）上去除该帽罩层（９０）；在该多晶硅体（８６）上提供金属层（１２０）；经历硅化过程以实质上在整个该多晶硅体（８６）上进行硅化，以在该电介质（８４）上形成栅极（１２２）；以及在该多晶硅体（８６）内选择掺杂物（８９），该掺杂物的选择取决于该栅极（１２２）所需的功函数。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：W·P·毛萨尔拉，Z·克里沃卡皮奇，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。