本发明公开了一种存储器元件及其制造方法。存储器元件包括隧穿介电层、浮置栅极、栅间介电层、控制栅级以及源极区与漏极区。隧穿介电层位于基底上。浮置栅极包括第一部分位于隧穿介电层上及其上的第二部分。第一部分含有第一掺质与第二掺质；第二部分含有...

本发明公开了一种存储阵列的编程方法，所述存储阵列包括电性连接第一字线的目标存储单元与两周边存储单元。该方法包括下列步骤：在执行目标存储单元的第一编程操作后，验证目标存储单元与两周边存储单元以取得第一验证结果；依据第一验证结果而决定是否对...

本发明公开了一种具有区域译码器的阵列架构，该阵列架构包括：多条第一信号线；以及多个子阵列，共享这些第一信号线。各子阵列包括：一第二信号线；多条第三信号线；多条第四信号线；多个区域译码器，位于这些第一信号线、该第二信号线与这些第三信号线的...

本发明公开了一种三维存储器，具有存储单元叠层结构。存储单元叠层结构，由多个存储单元阵列结构与多个绝缘层交错叠层而成，各存储单元阵列结构具有字线、有源层、复合层与源极/漏极区。字线、有源层与复合层在Y方向延伸。有源层设置于相邻的字线之间。...

本发明公开了一种存储器元件及其制作方法。存储器元件包括一基板、一接地层、一叠层结构、多条存储单元串行。接地层位于基板上，其中接地层包括一金属层。叠层结构位于接地层上，且叠层结构包括交替叠层的多个绝缘层和多个导电层。多条存储单元串行穿过叠...

本发明公开了一种高速缓存元件(buffer cache device)，可通过至少一个应用程序(application)或取至少一数据。其中，高速缓存元件包括：第一阶高速缓存、第二阶高速缓存以及控制器。第一阶高速缓存是用来接收并储存此一...

本发明公开了一种存储元件及其制造方法，存储元件包括多个第一导线层、多个支撑结构以及电荷储存层。每一第一导线层沿着第一方向与第二方向所定义的平面延伸。每一第一导线层具有沿着第一方向延伸的多条第一导线。支撑结构位于相邻的第一导线层之间。支撑...

本发明公开了一种半导体装置及其制造方法，该存储器装置包括一基板、多个交互叠层的半导体层与氧化层、至少一贯孔以及一电极层。交互叠层的半导体层与氧化层设置于基板上。贯孔穿过交互叠层的半体体层与氧化层。电极层设置于贯孔中。每一半导体层包括一第...

本发明公开了一种连接结构及其制作方法。连接结构用以与位于一基板上的一导电层电性接触。连接结构包括位于基板上的一导电连结构件。导电连结构件包括一连接部以及一延伸部。连接部具有一底部与导电层电性接触。延伸部由连接部的一顶部横向向外延伸，且延...

本发明公开了一种非易失性存储器体元件及其制作方法，尤其是一种增进非易失性存储器元件写入效能的方法与装置。在一些实施例中，此非易失性存储器元件包括具有多个叠层的非易失性存储单元立体阵列。其中，每一个叠层包括多个耦接至位线的NAND非易失性...

本发明公开了一种三维与非门存储器元件及其操作方法，尤其是关于一种三维存储器元件及编程此三维存储器元件的方法，且特别是具有可响应于一指示存储器的控制电路的存储器元件，以施加一第一控制电压至水平结构中的一被选择的水平结构，施加一第二控制电压...

本发明公开了一种具有均匀译码器的存储器系统及其操作方法，存储器系统包括一存储器阵列，该存储器阵列包括多个存储单元，以及一编码器，该编码器操作性地耦接该存储器阵列，编码被编程至这些存储单元中的一原始数据元件为一均匀数据元件，在该均匀数据元...

本发明公开了一种计时装置及计时方法，该计时装置包含一存储器装置以及一处理器。存储器装置包含一第一电性参数。处理器用以感测存储器装置的第一电性参数的一初始值，以及感测存储器装置经过一第一时间的第一电性参数的一第一值。处理器更用以根据存储器...

本发明公开了一种半导体元件的制造方法。于基底上形成多个栅极结构，并于相邻两个栅极结构之间形成第一介电层；第一介电层的上表面低于栅极结构的上表面，且具有凹槽；再形成覆盖栅极结构、第一介电层与凹槽的中间层，并于其中形成多个开口；每一开口位于...

本发明是有关于一种半导体元件及其制造方法。该半导体元件的制造方法。提供具有第一区与第二区的衬底。第一区的衬底上已形成多个堆叠栅极结构。各堆叠栅极结构包括穿隧介电层、电荷储存层、栅间介电层、控制栅极，且相邻的两个堆叠栅极结构之间具有间隙。...

本发明公开了一种存储器装置与其制造方法，该存储器装置具有一阵列区与一周边区。存储器装置包括一基板、一隔离层、一第一掺杂区域、一第二掺杂区域、一金属硅化层以及一金属硅化氧化层。隔离层形成于基板。第一掺杂区域形成于阵列区内的隔离层上。第二掺...

本发明提供了一种半导体结构。该半导体结构包括一基板；一第一掺杂阱，设置于基板中；一第二掺杂阱，设置于基板中并相邻于第一掺杂阱的一第一侧；一缓冲区，设置于第一掺杂阱中并相邻于第一掺杂阱的一第二侧，第二侧与第一侧相对设置；一栅结构，设置于第...

本发明提供一种用于降低非易失性存储器装置的位线复原时间的方法与装置。在一示范实施例中，一非易失性存储器装置包括非易失性存储单元的三维阵列，此三维阵列包括数个区块，每一区块包括数条NAND串，每一NAND串耦接至一位线与数条字线，数条字线...

本发明公开了一种存储器的操作方法及应用其的存储器装置，该存储器包括至少一存储区块，此至少一存储区块包括多个第一页以及对应于此些第一页的多个第二页，此操作方法包括以下步骤：依据此些第一页的有效性信息，判断此些第一页中的一目标第一页是否为有...

本发明提供了一种开口结构的制造方法，包括下列步骤：在基底上形成多层结构，多层结构包括交替堆叠的导体层以及第一介电层，位于第一区中的导体层的高度低于位于第二区中的导体层的高度；形成覆盖多层结构的第二介电层；于第二介电层上形成图案化掩模层；...