本发明提供一种半导体装置及其制造方法。该半导体装置是包含一主动区，其通过使用一第一金属硅化物形式，形成于一基底上；以及另一主动区，其通过使用另一金属硅化物形式，形成于一基底上。该两种金属硅化物形式是相异，而且其中至少有一是一金属合金硅化...

本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心...

本发明涉及一种接合垫结构。集成电路晶片的接合垫结构中，有一应力缓冲层介于接合垫层与最上层内连线层的金属层之间，以避免晶圆的探针测试与封装撞击对接合垫所造成的破坏。该应力缓冲层为一导电材料，其杨氏模数、硬度、强度或坚韧度大于最上层内连线层...

本发明是有关于一种利用牺牲应力层来制作半导体元件的整合型高阶方法，其中牺牲应力层是作为薄膜叠层的一部份，可使形成于元件的金属硅化物具有空间选择性。将元件的低电阻部分，包含ＮＭＯＳ晶体管与ＰＭＯＳ晶体管，予以金属硅化。应力膜可以是拉伸氮化...

本发明提供一种集成电路及其制造方法，该集成电路的不同芯片区具有不同的闸介电质。该集成电路包括基底、第一晶体管和第二晶体管。第一晶体管在第一闸极和基底之间具有第一闸介电质，该第一闸介电质包括第一高介电常数材料和／或第二高介电常数材料，具有...

本发明提供一种半导体结构及其制造方法。所述半导体结构的制造方法包括：沿着介层窗侧壁的介电材料上所暴露出的孔洞被部分或全面性的密封。之后，在介电材料上形成一或多层阻障层，并将导电材料填充于介层窗中。形成于密封层之上的阻障层具有较为平整连续...

本发明是有关于一静电放电防护用半导体结构，包括一接地栅ＮＭＯＳ，该接地栅ＮＭＯＳ具有一基板、一栅极、一源极以及一漏极。多个接点插头形成于该源极与漏极侧上。多个第一层通孔电性耦接至该ＧＧＮＭＯＳ并于该源极区和漏极区内具有一大体上互不对称的...

本发明是关于一种集成电路和其被动元件及形成此被动元件的方法，该集成电路包括一主动元件，具有一金属闸电极沉积在一基板上；一由半导体材料所形成的被动元件，形成于邻近此主动元件处的基板上；一介电层位于该被动元件和基板间，用以隔离两者。该被动元...

本发明提供一种探针卡、测试垫及保护结构，所述探针卡具有一在半导体集成电路进行操作测试时传送及接收电子信号的构件；以及多个延伸自该构件的探针，且探针与测试垫相接触并与测试垫的最大距离重叠。本发明的测试垫为一放置在晶圆中密封环之间的导电材料...

本发明提供一种浅沟槽隔离结构及形成浅沟槽隔离结构的方法，具体为形成一包括氮衬垫层的无孔穴浅沟槽隔离结构的方法，包括提供一基底，此基底包括一延伸穿过一上部的硬式掩膜层至基底一厚度的ＳＴＩ沟槽，而暴露部分基底。其后，选择性的形成第一绝缘层，...

本发明提供一种金属内连线结构及其制造方法。两方法可达成其较佳的圆形化轮廓。对于两种方法，是形成一沟槽且导电材料是填入沟槽中。应用蚀刻阻挡层的方法包括形成一蚀刻阻挡层于一层间介电层下。在蚀刻层间介电层的一沟槽之后，是蚀刻阻挡层，以圆形化沟...

本发明提供一种防金属与硅层间侧向交互扩散的方法和结构及微机电结构，该方法包括下列步骤：首先，提供一包括多个金属图案的基板。接着，形成氧化硅层、氮化硅层、氮氧化硅层、氮化钛或氧化铝于金属图案的间隙壁以防止金属图案和后续填入的硅层间侧向交互...

本发明是关于一种导电凸块测试装置与测试方法，所述导电凸块测试装置，适用于测试多个导电凸块，包括：一支撑基板；以及分别设置于该支撑基板内的一第一探针、一第二探针以及多个双探针组，其中各双探针组包括两电性连结的第三探针。本发明所述的导电凸块...

本发明提供一种集成电路晶片结构，包括一焊垫结构、一低介电常数层及主动电路。焊垫结构包含了一焊垫，一第一实心导电板，及一第二实心导电板。第一实心导电板位于焊垫的下方且与焊垫导通。第二实心导电板位于第一实心导电板下方。一低介电常数层或低介电...

一种具有软错误率免疫晶胞结构的半导体芯片，包括形成在深Ｎ型井区中的记忆体元件。该记忆体元件包括一记忆体晶胞。该记忆体晶胞包括第一储存节点与第二储存节点。记忆体晶胞亦包括第一电阻器与第二电阻器分别电性连接至第一储存节点与第二储存节点。记忆...

本发明提供一种改善电子迁移的半导体元件与半导体元件的形成方法，所述改善电子迁移的半导体元件，包括表面具有开口的介电层，阻隔层位于开口内，胶层位于阻隔层上，以及导体位于胶层上，以填充开口。本发明所述改善电子迁移的半导体元件与半导体元件的形...

本发明提供一种半导体装置及其制造方法，其半导体装置包含：一半导体晶片，具有一角落，而在其上表面具有一平面角落区延伸至上述角落；一层间介电层于上述一半导体晶片的上表面上；一金属层于上述层间介电层上；以及一外保护层于上述金属层上，而上述外保...

本发明涉及一种集成电路的内连线结构，包括：在一半导体基板上方形成第一导线，然后在此第一导线上方形成一导电覆盖层以改善元件的可靠度。之后，在此导电覆盖层上方形成一蚀刻停止层，并在此蚀刻停止层上方形成一金属层间介电层。接着，在上述蚀刻停止层...

本发明提供一种半导体晶片，其具有形成于一基底的一集成电路区，并包含置于上述基底且邻近上述集成电路区的至少一晶片角落非电路区、与形成于上述晶片角落非电路区内的至少一查检记号。上述查检记号包含择自激光熔线标记、对准标记、与监控标记的结构。本...

本发明是关于一种半导体装置及其制造方法，所述半导体装置包括：一基底；至少一晶体管，位于该基底上；一介电层，覆盖该晶体管且具有一开口，露出该晶体管的一主动区；一氮化钽阻障层，顺应地衬覆于该开口内，其中该氮化钽阻障层是原子层沉积而成且具有少...