本公开的实施例提供一种互连结构，包括穿过介电层的钼通孔以及位于钼通孔之上的钼帽，其中钼帽具有至少2纳米的厚度。

本技术实施例提供了半导体装置及封装结构。一种封装结构包括：下层封装，包括第一半导体晶粒，所述第一半导体晶粒包括位在第一半导体晶粒的背侧上的背侧金属膜；上层封装，附接至下层封装并电耦合至下层封装；以及导热底部填充剂层，位在下层封装和上层封...

一种堆叠集成电路结构，包括第一半导体结构及第二半导体结构。第一半导体结构包括第一位元线、与第一位元线电性连接的至少一个第一SRAM单元、第一接合金属层、及将第一位元线连接至第一接合金属的第一金属线的至少一个第一垂直导电结构。第二半导体结...

一种半导体装置结构的形成方法包括形成鳍结构于基板上，其中鳍结构包括由第一半导体材料制成的第一多个半导体层和由第二半导体材料制成的第二多个半导体层。形成牺牲栅极叠层于鳍结构上。移除鳍结构的与牺牲栅极叠层相邻的部分以暴露基板的多个部分。沿横...

一种数位记忆体内计算系统及数位记忆体内计算编译器，数位记忆体内计算(DCIM)系统于一半导体晶粒的一第一区中包括记忆体单元、乘法器及加法器树。该些记忆体单元及该些乘法器配置成组织成对的对应二维加权阵列(二维矩阵)及乘法阵列。该些乘法阵列...

描述了半导体器件结构及其形成方法。该半导体器件结构包括有源区域，并且该有源区域包括在衬底之上延伸的鳍、设置在鳍之上的第一虚设栅极电极层、与第一虚设栅极电极层相邻的第二虚设栅极电极层、设置在鳍之上的第三虚设栅极电极层以及与第三虚设栅极电极...

本公开的各个实施例针对集成芯片(IC)。IC包括：衬底，包括第一材料。半导体层位于衬底上，并且包括与第一材料不同的第二材料。缓冲层布置在半导体层和衬底之间。缓冲层包括第一材料和第二材料。本申请的实施例还涉及集成芯片及其形成方法。

提供了半导体器件结构及其形成方法。方法包括在衬底上方形成多个半导体纳米结构和多个介电纳米结构。半导体纳米结构和介电纳米结构以交替方式布置。方法也包括：在介电纳米结构的边缘上方形成内部间隔件；以及沿半导体纳米结构和内部间隔件的边缘形成连续...

本申请的实施例公开了半导体器件及其操作方法，该方法包括：接收包括接收包括第一多个光信号和第二多个光信号的组合光信号；在第一时间段期间，通过波分多路解复用器对应地生成第一多个光信号；在第二时间段期间，通过波分多路解复用器对应地生成第二多个...

提供了一种半导体装置及其形成方法。晶体管结构(例如，半导体装置的互连层中的后端晶体管结构)被形成为包括具有高电子浓度氧化物‑半导体材料的氧化物‑半导体通道层。高电子浓度氧化物‑半导体材料使得氧化物‑半导体通道层能够实现低阈值电压和低通道...

一种半导体结构，其中围绕隔离结构的p型掺杂区域在像素阵列的像素传感器之间提供额外的电隔离。结果，减少了从一个像素传感器的浮动节点到另一个像素传感器的电流泄漏。因此，暗电流可被减少，并提高像素阵列的效能。另外，可以减少隔离结构中捕获的电子...

一种用于记忆体内计算的权重映射的电路及方法，用于记忆体内计算的权重映射的电路包含：记忆体单元；第一地址线，每一地址线与这些记忆体单元中的一对应记忆体单元耦接；及第二地址线，每一地址线与这些记忆体单元中的一组单元耦接。这些记忆体单元中的一...

形成半导体结构的方法包括：在第一介电层中形成导电部件，在导电部件上方沉积第二介电层，在第二介电层中形成第一开口以暴露导电部件的顶面，在导电部件的顶面上选择性地沉积抑制剂膜，在第一开口的侧壁上沉积介电阻挡层，去除抑制剂膜以暴露导电部件的顶...

本申请的实施例提供了半导体器件结构及其形成方法。可以通过以下步骤来提供半导体器件结构：形成存储器阵列的外围电路和晶体管；形成在下层级介电材料层内形成的下层级金属互连结构；沉积包括存储器区开口阵列和至少一个外围区开口的介电盖层；在介电盖层...

本申请提供了用于化学机械抛光工艺的多层子垫。一种装置包括：顶部垫，包括多个突出和在多个突出之间的多个凹槽；顶部垫之下的第一粘合膜；以及第一抗变形层，在顶部垫之下并通过第一粘合膜附接到顶部垫。第一抗变形层具有第一硬度。该装置还包括第二粘合...

本公开涉及一种半导体装置及其形成方法。一方面是在基底上方形成具有交替的第一和第二半导体层的半导体堆叠；图案化半导体堆叠和基底以形成具有半导体堆叠部分于基座部分上方的半导体鳍部；在半导体鳍部上方沉积隔离层；凹陷隔离层以形成围绕半导体鳍部的...

一种记忆体电路包括记忆体阵列，该记忆体阵列包含多个记忆体单元。该记忆体电路包括第一预充电电路，该第一预充电电路耦合至与所述多个记忆体单元电连接的至少一个存取线且用以在该记忆体阵列的待机模式期间处于第一状态。该记忆体电路包括第二预充电电路...

本技术的实施例提供一种半导体结构，包括衬底、设置在衬底之上的接合结构及填充层。衬底包括光学有源区和在光学有源区中的光学表面。接合结构包括接合介电层及在接合介电层中并布置在接合结构的禁止区之外的导电特征，其中在第一视图中，禁止区位于光学有...

本技术提供一种包括具有多个鳍的封装盖的封装结构，包括封装衬底、位于封装衬底上的中介层模组、位于中介层模组上的热介面材料、热介面材料层，位于中介层模组上以及位于热介面材料层上的封装盖。封装盖包括贴附到封装衬底的封装盖支脚部、连接到封装盖支...

本揭露的实施例提供一种记忆体单元与集成电路。集成电路包含包含多个记忆体单元的阵列，其中每一记忆体单元包含源极区；漏极区；通道区，通道区连接于源极区与漏极区之间；储存节点，其形成于通道区上；及控制栅极，其在储存节点上；多个字元线，其中每一...