一种记忆体阵列、元件结构及其形成方法，记忆体元件结构包含：被下绝缘层包覆的底部电极；设置在底部电极上方的介电层；设置在介电层上方的顶部电极；元件结构外部区域中的垂直成形电压处理区域，该外部区域包含底部电极、介电层及顶部电极的侧边区域；以...

提供了半导体器件，该半导体器件包括第一外延源极/漏极部件、第二外延源极/漏极部件、电连接至第一外延源极/漏极部件和第二外延源极/漏极部件的两个或多个半导体层、背侧源极/漏极接触件和底部介电层。背侧源极/漏极接触件设置在第一外延源极/漏极...

本发明提供一种形成双极性结晶体管结构的方法，形成发射极/基极/集电极结构，包括相互平行的鳍片，在鳍片之间配置有绝缘材料。发射极/基极/集电极结构的每个鳍片具有在中央区域的相对两侧上以第一掺杂类型掺杂的第一和第二周边区域，中央区域以与第一...

一种记忆体装置及其操作方法，记忆体装置包含：记忆体阵列，用于将多个数据储存在多个记忆体单元；多个读取电路，用于从所述多个记忆体单元读出所述多个数据；以及多个输入/输出(I/O)端。第一多工器集用于从所述多个记忆体单元撷取出所述多个数据，...

根据本公开的封装结构包括：封装衬底；接合至封装衬底且包括多个管芯的封装组件；设置在封装组件和封装衬底上方的盖；以及夹在封装组件和盖之间的热界面材料(TIM)层。盖包括多个从盖的底面延伸至TIM层中的散热器图案。

制造半导体器件的方法包括：形成包括设置在衬底上方的栅极结构和源极/漏极区域的半导体器件结构，其中，源极/漏极区域嵌入在半导体器件结构中。在源极/漏极区域上方的半导体器件结构中形成开口。掺杂剂注入至开口的侧壁中。开口在源极/漏极区域上方扩...

本申请的实施例公开了存储器中计算电路及用于操作存储器中计算电路的方法。该电路包括第一数量的计算单元，其中每个计算单元包括第二数量的级，当共同执行这些级时，这些级被配置为提供相应多个输入数据元素和相应多个权重数据元素的至少一个MAC结果。...

一种模拟数字转换器包括一第一模拟数字转换器级、一第二模拟数字转换器级和一组合器。该第一模拟数字转换器级配置为转换一第一模拟信号至一第一数字值，根据该第一数字值来输出一残余信号；该第二模拟数字转换器级连接至该第一模拟数字转换器级，配置为接...

本公开涉及一种半导体装置。使用埋置于第一半导体装置的接合介电层内的接合接触垫，以及使用埋置于第二半导体装置的接合介电层内的至少一接合导孔，将第一半导体装置及第二半导体装置接合在一起。接合接触垫在垂直于第一半导体装置的主表面的第一方向上延...

本申请涉及用于纳米FET的离子注入。一种纳米FET晶体管，对于该纳米FET晶体管的一个或多个纳米片，该纳米FET晶体管在沟道区域的任一端处包括掺杂沟道结。沟道结通过迭代凹陷和注入工艺形成，该工艺在针对源极/漏极区域制造凹陷时被执行。可以...

提供了半导体封装及其制造方法。本公开描述了一种在微机电系统(MEMS)结构上具有光子器件的半导体封装。该半导体封装包括：衬底、设置在衬底上的MEMS结构以及设置在MEMS结构上的光子器件。MEMS结构包括：键合到衬底的梳齿结构和耦合到梳...

提供了一种集成电路及其操作方法，该集成电路包括第一电压源、第二电压源、第一修整电路和第二修整电路。第一电压源被配置为产生第一电压，该第一电压随着集成电路的绝对温度单调下降。第二电压源被配置为产生随着集成电路的绝对温度单调增加的第二电压。...

结构包括组合半导体管芯、中介层以及耦合在组合半导体管芯和中介层之间的焊料凸块。组合半导体管芯包括半导体衬底上方的第一单元区域和第二单元区域。第一单元区域邻接第二单元区域。第一单元区域包括第一器件部分和第一伪部分。第二单元区域包括第二器件...

在衬底的第一侧上方形成牺牲组件。牺牲组件具有第一弯曲轮廓。从第一侧对牺牲组件和衬底实施第一蚀刻工艺，第一蚀刻工艺去除牺牲组件，并且将牺牲组件下方的衬底的第一部分限定为微透镜。微透镜具有第二弯曲轮廓。在衬底的第一侧上方形成掩模层，以围绕微...

本发明的实施例提供了一种用于形成TSV结构的方法。在一些实施例中，缓冲结构与TSV区中的伪器件相邻形成。通过在TSV区中引入与伪器件的端部栅结构相邻的缓冲结构，可以消除残留的金属材料，从而避免在TSV结构的制造中产生电弧。本申请的实施例...

本技术的实施例提供一种半导体结构包括彼此堆叠且电性耦接的第一和第二集成电路构件。第一集成电路构件包括包含第一接合介电层和设置在第一接合介电层中的第一接合特征以及设置在第一接合介电层中的第一对准图案。第二集成电路构件包括包含接合到第一接合...

本公开提供一种半导体封装包括封装衬底、集成互连结构、光机模块及集成电路封装。集成互连结构接合于封装衬底上方并包括绝缘体及延伸穿过绝缘体的多个贯孔。光机模块包括电子管芯、光子管芯及波导，其中光机模块的一部分嵌入于集成互连结构中。集成电路封...

在实施例中，示例性方法包括接收结构，结构包括：鳍形有源区域，从衬底突出并且包括沟道区域和源极/漏极区域；以及伪栅极堆叠件，位于沟道区域上方。方法也包括：使源极/漏极区域凹进以形成源极/漏极沟槽；在衬底上方和源极/漏极沟槽中形成介电层；在...

一种检查薄膜与微影系统组件的方法及其组件。检查EUV薄膜的实施例方法包括以下步骤：通过使第一辐射照射该EUV薄膜来产生多个强度量测，这导致该EUV薄膜产生第二辐射；及量测该第二辐射的强度。该方法进一步包括以下步骤：根据所述多个强度量测判...

本公开涉及半导体器件及其制造方法。本公开的实施例提供了一种集成电路，该集成电路包括用于共存于同一芯片中的相同类型器件的多个源极/漏极物理尺寸。一些实施例提供了用于调制源极/漏极物理尺寸以微调寄生电容(例如栅极和漏极之间的寄生电容Cgd)...