本公开提出一种半导体装置。半导体装置的形成方法可为分别形成第一鳍状物与第二鳍状物于基板的第一区与第二区中；接着可形成第一虚置栅极结构与第二虚置栅极结构以分别越过第一鳍状物与第二鳍状物；以及形成牺牲层，其沿着第二虚置栅极结构的底部延伸。可...

本公开关于一种离子束蚀刻系统，包括配置以提供等离子体的等离子体腔室、屏栅、萃取格栅、加速器格栅和减速器格栅。屏栅接收屏栅电压以从等离子体腔室内的等离子体中萃取离子以形成穿过孔洞的离子束。萃取格栅接收萃取格栅电压，其中屏栅电压与萃取格栅电...

本公开提供一种芯片封装结构及用以形成芯片封装结构的方法。所述芯片封装结构包括第一芯片结构，其包括基板以及基板上方的互连层。芯片封装结构包括第二芯片结构于互连层上方。芯片封装结构包括在互连层以及第二芯片结构之间连接的第一导电凸块。芯片封装...

铁电场效晶体管装置，包括使用原子层沉积(ALD)沉积的铁电材料层。借由控制ALD沉积序列的参数，可以设计铁电层的晶体结构和铁电特性。包括相对较短前驱物脉冲持续时间和连续前驱物脉冲之间的清洗持续时间的ALD沉积序列可提供具有相对均匀晶粒尺...

一种集成电路装置的形成方法，包括：形成第一层于基板上；形成第二层于第一层上；以及形成第三层于第二层上，第一层与第三层各自具有第一半导体元素；第二层具有第二半导体元素，且第一半导体元素与第二半导体元素不同。第二层的一第一区具有第一浓度的第...

提供接点电阻降低的半导体装置。半导体装置包括基板，具有通道区与源极/漏极区；源极/漏极接点结构，位于源极/漏极区上；导电结构，位于源极/漏极接点结构上；层间介电层，围绕导电结构与源极/漏极接点结构；介电衬垫，位于层间介电层与导电结构之间...

提供封装结构及封装结构的形成方法。前述方法包括：设置芯片结构在基板上方；以及形成第一黏接元件在基板上方。第一黏接元件具有第一电阻率。前述方法亦包括：形成第二黏接元件在基板上方。第二黏接元件具有第二电阻率，且第二电阻率大于第一电阻率。前述...

一种集成电路，包括在基板上的第一纳米片晶体管及第二纳米片晶体管。第一纳米片晶体管及第二纳米片晶体管各包括栅电极。栅电极隔离结构从基板栅电极之间的背面延伸。栅极隔离结构将第一栅电极与第二栅电极彼此物理和电性隔离。隔离。隔离。

本公开提出一种半导体结构。半导体结构包含基板及鳍结构，鳍结构位于基板之上。鳍结构包含堆叠鳍结构、鳍底部部分及隔离层，鳍底部部分设置于堆叠鳍结构之下，隔离层设置于堆叠鳍结构与鳍底部部分之间。半导体结构还包含介电衬及间隔物结构，介电衬与堆叠...

本公开提供一种半导体装置。半导体装置包括第一通道结构，沿第一横向方向延伸；第二通道结构，沿第一横向方向延伸；其中第二通道结构与第一通道结构间隔开。半导体装置还包括：高介电常数介电结构，沿第一横向方向延伸并设置在第一通道结构及第二通道结构...

一种内连接结构，包括一第一介电层、一第一导电特征部件、一第二介电层、一导电层、一衬层、一第三介电层、一第二导电特征部件以及一第一上盖层。第一导电特征部件设置于第一介电层内。第二介电层形成于第一介电层上，且第二介电层与第一介电层直接接触。...

提供半导体结构与其形成方法。在一实施例中，例示性的半导体结构包括栅极结构位于主动区的通道区上；漏极结构位于主动区的漏极区上；源极结构位于主动区的源极区上；背侧源极接点位于源极结构下；隔离结构位于源极结构上并接触源极结构；漏极接点位于漏极...

本发明提出一种半导体装置。采用一个图案化掩模与一个自对准掩模形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构所需的弹性。本发明亦包括形成沟槽于相邻的源极/漏极结构之间，以移除相邻的源...

一种半导体装置，包括基板、第一半导体通道、第二半导体通道、隔离部件、第一衬层及第二衬层。第一半导体通道在基板上方。第二半导体通道在基板上方，且与第一半导体通道横向地偏移。隔离部件嵌入在基板中，且横向地介于第一半导体通道及第二半导体通道之...

一种极紫外光曝光系统及操作微影术系统的方法，在半导体基板批次的曝光操作之前预热光罩，以减少曝光操作中光罩的基板至基板温度变化。光罩可在储存于光罩储存槽中时、自光罩储存槽转移至曝光工具的光罩台时、及/或在固定至光罩台进行曝光操作之前的另一...

提供了一种具有双侧源极/漏极(S/D)接触结构的半导体装置及其制造方法。此方法包括在基板上形成鳍状结构，在鳍状结构上形成超晶格结构，在超晶格结构内形成第一及第二源极/漏极区，在第一及第二源极/漏极区之间形成栅极结构，在第一及第二源极/漏...

提供半导体结构的形成方法，包括形成第一与第二鳍状结构，其中第一与第二鳍状结构的每一者包括交错堆叠的第一半导体层与第二半导体层；以及形成第一遮罩结构以覆盖第二鳍状结构。第一遮罩结构包括第一介电层与第二介电层位于第一介电层上，且第一介电层与...

本公开提供薄膜晶体管、薄膜晶体管应力感测器、以及其形成方法。一种薄膜晶体管可包含非晶半导体通道层，有机材料压电应力栅极层，与非晶半导体通道层相邻形成，源极电极，耦接于有机材料压电应力栅极层，漏极电极，耦接于有机材料压电应力栅极层，以及栅...

本公开提供半导体结构及其形成方法。根据本公开的形成方法包含形成第一通道构件、位于第一通道构件正上方的第二通道构件、以及位于第二通道构件正上方的第三通道构件，沉积第一金属层于第一通道构件、第二通道构件以及第三通道构件的每一者的周围，当第一...

本公开提供一种集成电路和其制造方法，集成电路的制造方法包括在半导体晶圆的装置区域中形成集成电路的鳍式场效晶体管的鳍片、在环绕装置区域的密封环区域中形成至少一个包括围绕装置区域的鳍片的密封环和包括围绕装置区域的鳍片的监控图案，以及在装置区...