本揭示文件提供一种制造集成电路的方法以及一种储存媒体。该方法包含产生两个第一型主动区以及两个第二型主动区，并产生与两个第一型主动区以及两个第二型主动区相交的栅极条。该方法进一步包含以p型晶体管多晶硅延展效应与n型晶体管多晶硅延展效应之间...

在制造相变化随机存取存储器期间，在第一晶片上形成场效晶体管逻辑层。各存储胞元的加热场效晶体管包括于场效晶体管逻辑层中。场效晶体管逻辑层自第一晶片而被转移至承载晶片。随后，相变化随机存取存储器的存储层形成于场效晶体管逻辑层的暴露表面上。各...

一种记忆体装置以及其形成方法，在一实施例中，一种记忆体装置包括：基板上方的第一字元线，第一字元线包括第一导电材料；第一位元线，与第一字元线相交；位于第一位元线与第一字元线之间的第一记忆体薄膜；以及在第一记忆体薄膜与第一字元线之间的第一导...

本申请提供制造集成电路的方法及系统，制造集成电路的方法包括多晶硅蚀刻制程，其中将具有蚀刻多晶图案的晶圆装载进反应器腔室中并暴露于一种活化蚀刻剂，以及在此蚀刻制程期间调整反应器腔室内的温度条件以增加晶圆的上表面上的聚合物沉积。上表面上的聚...

本公开总体涉及使用非垂直工艺方案来减小布局尺寸的系统和方法。半导体处理系统包括布局数据库，该布局数据库存储指示要形成在晶圆中的特征的多个布局。半导体处理系统包括布局分析器，该布局分析器分析布局，并且针对每个布局确定非垂直粒子轰击工艺是否...

提供一种半导体结构及其形成方法。可在衬底之上形成多个垂直堆叠。垂直堆叠中的每一者从底部到顶部包括底部电极、介电柱及顶部电极。可在所述多个垂直堆叠之上形成连续的有源层。可在连续的有源层之上形成栅极介电层。可将连续的有源层及栅极介电层图案化...

本公开涉及围绕TSV的虚设堆叠结构及其形成方法。一种方法包括：在半导体衬底之上形成多个低k电介质层；形成延伸到所述多个低k电介质层中的至少一个低k电介质层的第一多个虚设堆叠结构；在所述多个低k电介质层之上形成多个非低k电介质层；以及形成...

一种半导体装置结构包括介电层；与介电层接触的第一源极/漏极特征，其中第一源极/漏极特征包含第一侧壁；及与介电层接触且相邻于第一源极/漏极特征的第二源极/漏极特征，其中第二源极/漏极特征包含第二侧壁。结构亦包括布置在介电层上方且在第一侧壁...

提供一种能够通过移除沉积在准直器的表面上的靶材料来清洁自身的沉积系统。根据本公开的沉积系统包括衬底处理室。所述沉积系统包括：衬底基座，位于衬底处理室中，所述衬底基座被配置成对衬底进行支撑；靶，包围衬底处理室；以及准直器，具有设置在靶与衬...

一种公开的晶体管结构包括栅极电极、有源层、源极电极、漏极电极、将栅极电极与有源层隔开的绝缘层以及载流子改变装置，载流子改变装置通过减小有源层中的载流子浓度变化而减小短沟道效应。载流子改变装置可包括与有源层接触的顶盖层，顶盖层用于增大有源...

一种半导体装置及其制造方法，半导体装置包含栅极结构于基材上。介电膜堆叠于栅极结构和基材上，介电膜堆叠包含，第一层间介电层于基材与和栅极结构上，阻障层于第一层间介电层上，以及第二层间介电层于阻障层上。以及延伸穿过介电膜堆叠的接触，其中接触...

一种半导体装置及其形成方法与集成电路结构，半导体装置包含多个2D半导体纳米结构、一栅极结构、一源极区及一漏极区。所述多个2D半导体纳米结构在一基板上方在一第一方向上延伸且配置于实质上垂直于该第一方向的一第二方向上。该栅极结构包围所述多个...

一种半导体元件及其形成方法，形成半导体元件的方法包括利用第一沉积循环在沉积腔室中的基材上方形成第一层以及利用第二沉积循环在沉积腔室中的基材上方形成第二层。第一沉积循环包括使第一工作气体流过基材上方并且使第二工作气体流过基材上方。第二沉积...

方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙...

一种锁相回路、压控振荡器以及调谐方法，通过应用调谐阵列选择电路、解码器以及压控振荡器，可以克服以往的锁相回路的一些缺点。例如，压控振荡器可以包含粗调阵列以及微调阵列。粗调阵列可以用于调谐压控振荡器，以产生在宽频率范围内的信号。微调阵列可...

本揭露提供一种半导体装置及其形成方法。掺杂井可利用平行植入技术及倾斜植入技术来形成具有较少侧向扩散及较少垂直掺杂的井。形成具有较少侧向扩散及较少垂直掺杂的井。形成具有较少侧向扩散及较少垂直掺杂的井。

本发明的实施例提供一种集成电路器件和其形成方法，器件包括：封装组件，包括集成电路管芯和连接到集成电路管芯的导电连接件，导电连接件设置在封装组件的前侧，集成电路管芯暴露在封装组件的背侧；散热层，位于封装组件的背侧和封装组件的侧壁上；粘合剂...

一种振荡器增益调节器电路及其选择方法以及锁相回路，用于混合式振荡器的自动增益调节器可用于克服混合式锁相回路(phase locked loop，PLL)的频率限制。例如，用于混合式振荡器的自动增益调节器可包括混合式振荡器，用以接收粗调信...

提供一种集成电路装置及其形成方法。该方法包含：在基板的正面上，形成晶体管；在晶体管上，形成内连接结构；在内连接结构上，沉积第一过渡金属层；进行电浆处理，以将第一过渡金属层转变为第一过渡金属二硫化物层；在第一过渡金属二硫化物层上，形成介电...

本揭露是一种记忆体系统、记忆体控制器及延长记忆体单元的寿命的方法。在一个态样中，记忆体控制器向记忆体单元施加具有第一振幅的第一脉冲以将输入数据写入至记忆体单元。在一个态样中，记忆体控制器向记忆体单元施加具有大于第一振幅的第二振幅的第二脉...