一种静电放电防护装置，包括一衬底、一第一掺杂区、一第一栅极、一第二掺杂区、一第二栅极以及一第三掺杂区。衬底具有一第一导电型态。第一掺杂区具有一第二导电型态，并形成于衬底之中。第一栅极形成于衬底之上。第二掺杂区具有第二导电型态，并形成于衬...

本发明实施例提供了一种导脚修整装置及其导脚修整模块，其中导脚修整模块，用以修整一双列直插式封装结构的导脚，其主要包括一承载件以及一活动推把。所述承载件包括多个凹孔，所述凹孔具有渐缩结构并且以两列配置，用以对应地容置所述导脚。所述活动推把...

一种内存及存储装置。所述内存包括多个字符线、一第一、第二及第三位线以及多个存储单元，字符线依序平行排列，第一、第二及第三位线垂直字符线，并依序平行排列，每一存储单元对应一字符线以及一位线。每一对应到第一位线的存储单元所对应的字符线不同于...

本发明提供一种半导体装置，所述半导体装置包括一基板，其具有一第一导电类型；一栅极，设置于所述基板上；一源极掺杂区，形成于所述基板中，且邻近于所述栅极的一第一侧边，其中所述源极掺杂区具有相反于所述第一导电类型的一第二导电类型；一漏极掺杂区...

本发明提供一种半导体装置的制造方法，包括提供一基板，其具有一第一组件区、一第二组件区和一电容区；于上述第二组件区中形成一图案化第一氧化层；全面性形成一第二氧化层；分别于上述第一组件区、上述第二组件区和上述电容区中的上述第二氧化层上形成多...

一种具有熔丝组件的半导体装置的制造方法，包括：提供半导体结构，具有第一组件区与第二组件区；形成熔丝组件于所述第一组件区内的所述半导体结构上；形成第一层间介电层于所述熔丝组件与所述半导体结构上；依序形成刻蚀停止层与第二层间介电层于所述第一...

本发明提供一种感测放大器、存储器装置及感测方法，该感测放大器适用于一只读存储器。该感测放大器包括比较器以及选择单元。比较器对一位线电压以及一参考电压进行比较，以得到一输出数据。选择单元根据输出数据选择一第一电压以及一第二电压中的一个，以...

本发明提供一种静电放电防护电路及集成电路。其中，该静电放电防护电路包括一检测单元、一触发单元以及一放电单元。当静电放电事件发生时，检测单元使能一检测信号。当检测信号被使能时，触发单元使能一第一及第二触发信号。当第一及第二触发信号被使能时...

一种用于在等离子体辅助处理反应室中限制污染粒子沉积在集成电路层上的方法，包括在反应室内对集成电路层实施等离子体辅助处理，该处理采用适宜的反应气体组分、第一射频功率和第一反应室压力；紧跟在等离子体辅助处理后面实施第一等离子体净化步骤，经历...

一种漏电截止装置，特别是可将集成电路中待机线路输出级上拉晶体管的漏电截止的装置。包括：一电压检测装置，其具有一低压启动装置和一致能启动装置，该电压检测装置检测输出级输出端的电压并根据所检测的电压大小和一由该集成电路所送出的待机信号而决定...

一种低功率ＴＴＬ－至－ＣＭＯＳ输入缓冲器，用于缓冲晶体管－晶体管逻辑（ＴＴＬ）电子信号至互补型金属氧化物半导体（ＣＭＯＳ）电子信号。本发明至少包含电压下移电路，用于根据ＴＴＬ信号来产生和ＴＴＬ信号反相的第一输出信号。基准上移电路根据ＴＴ...

一种锁定装置，在一反馈反相器中原有的一Ｐ沟道晶体管及一Ｎ沟道晶体管之外，还加入一串联的Ｐ沟道晶体管及一串联的Ｎ沟道晶体管，得到一小的反馈反相器输入电容，降低反馈反相器对一驱动反相器输出的负载，同时维持反馈反相器的低输出强度。

一种可减少存储器阵列的区域字线解码器中的半导体面积的方法和电路，此方法藉由删除一具有三个晶体管的区域字元解码器中的一个晶体管，以及将解码器的输入数目从三个减少成为两个，以减少半导体的面积。输入数目的减少是藉由将供应一电压信号Ｖｂ至一输入...

本发明是关于一种静电放电防护电路，该静电放电防护电路包括：晶体管耦接于节点以及接地端之间，具有栅极耦接至接地端；二极管串耦接于节点以及接合垫之间，具有以串联方式连接的复数第一二极管，其中第一二极管以由接合垫至节点的顺向导通方向而连接。第...

本发明涉及改善基底阶梯高度（ｓｔｅｐ　　ｈｅｉｇｈｔ）的方法，适用于高低压组件区的制程，该方法包含：提供一基底，用一电性隔离结构区隔出一低电压组件区与一高电压组件区；之后形成一厚度不小于５００＊的氮化硅层作为硬罩幕，于上述暴露的高电压组...

本发明是关于一种集成电路，所述的集成电路包括一第一芯片、一第二芯片、一第一接脚以及一第一金属线群组。第一芯片具有一第一焊垫。第二芯片具有一第二焊垫。第一金属线群组将第一及第二焊垫与第一接脚电性连接在一起。本发明提供的集成电路可大幅降低制...

本发明提供一种半导体装置，所述的半导体装置包括一受保护元件，位于一基板的一受保护元件区中；一静电放电功率钳制元件，位于上述基板的一防护环区中，且包围上述受保护元件，上述静电放电功率钳制元件包括一第一防护环和一第二防护环，上述第一防护环包...

一种半导体装置的静电保护电路及其结构，可提高静电保护能力。该半导体装置可与一焊垫连接，而该静电保护结构系列用一在晶体管漏极扩散区间之浅掺杂电阻或井区电阻，以使静电电压自该焊垫输入时，在该电阻处产生压降，进而形成一寄生双极型晶体管，以传导...

本发明提供一种缩小制作半导体元件内连线的方法，本法利用间隙壁的构成与蚀刻位障层（氮化硅层与高选择性蚀刻用以定义更小的内连线的开孔，第一间隙壁形成于栅极电极之上，接着第二间隙壁形成于位于栅极电极上的形成绝缘层中的储存电极窗的侧壁上，本发明...

一种位于制定多晶硅化层之间、接触电阻很低的介层接触的制造方法，先沉积一层第一多晶硅层，并加以掺杂，其上有第一硅化钨层。随即制定第一多晶硅／硅化物层图案，形成第一多晶硅化物互连导电层。该层上沉积一层绝缘层，在绝缘层内以电浆蚀刻挖出接触窗。...