在常规ＵＢＭ例如Ｃｕ、Ｎｉ或ＮｉＰ中，存在的这样问题：在长时间将电子部件保持在高温条件下时导致ＵＢＭ的阻挡特性被破坏，并且由于在结合界面形成脆性的合金层，导致结合强度降低。焊料连接部分在高温下储存之后长期连接可靠性降低的问题得到了解决。...

本发明目的在于提供一种半导体封装，其即使曲面化外部基板也没有连接不良，可靠性较高。具备半导体芯片（１）；内插基板，其按照包围半导体芯片而配设，并且在配置于绝缘层（１１、１３）之间的布线层（１２）上，设有用于连接半导体芯片的电极的第１电极...

本发明涉及一种半导体器件及其制造方法。在半导体器件中，在绝缘底层（１０１、２０１）上形成具有沟槽的绝缘夹层（１０３，２０３）。包括非金属硅化物的含硅金属层（１１１，２２１）埋在沟槽中。在含硅金属层和绝缘夹层上形成金属扩散阻挡层（１０９、...

水在被多孔膜分为阳极室和阴极室的电解槽中电解以制备在阳极室中的含有氢氧离子的刚制备的阳极水和在阴极室中的含有氢氧离子的刚制备的阴极水。将刚制备的阳极水和阴极水分别从电解槽中放出，选择其中之一与湿处理目标相接触。通过在水中添加少量电解助剂...

在湿法处理设备中设置了：电解槽（１′）；第一存储槽（１１－１）存储电解槽的阳极活化水；第一处理槽（３′－１，３″－１）用第一存储槽的阳极活化水处理工件（３０３，３３１）；第二存储槽（１１－２）存储电解槽的阴极活化水；第二处理槽（３′－２...

将第一硅单晶基体和第二硅单晶基体粘接在一起，并且所形成的第一硅单晶基体象ＳＯＩ层那样薄。绝缘膜覆埋在二个硅单基体之一的粘接表面的部分位置处，另外，在埋入绝缘膜的一侧的硅单晶基体粘接表面上形成多晶硅层。

在非易失半导体存储器件中，包括半导体基片（１）、在半导体基片上方形成的浮栅（ＦＧ）、和在浮栅上方形成的控制栅（ＣＧ）、在控制栅和浮栅侧壁上形成的分隔栅（８Ｓ），并与控制栅进行电连接。在该半导体基片中，在控制栅和分隔栅的侧面上形成源区（１...

一种清除干蚀刻设备的真空处理室（１）的方法，将含稀有气体的氧化性气体通入该室，并在其中激发等离子体。排出等离子的氧化性气体后，向该真空处理室通入氟化物气体，并在其中激发等离子体。

一种制造包括半导体芯片和载膜的半导体器件的方法，载膜包括绝缘膜和布线图形，集成电路的半导体晶片的表面上形成有粘合层。每个集成电路具有晶片表面上的电极焊点。在相应于电极焊点的粘合层的区域形成开口，然后把晶片按每一集成电路切下，从而获得芯片...

在热处理设备的炉管中，为保持热处理炉管的内部空间处于混合气体的气氛中，包含５至２５ｖｏｌ％，最好是２０ｖｏｌ％的Ｏ↓［２］和９５至７５ｖｏｌ％，最好是８０ｖｏｌ％的Ｎ↓［２］的混合气体。然后将半导体片插入炉管中，接着用Ｎ↓［２］气清洗炉...

在制造包括分别用于非易失存储器元件、输入保护元件和逻辑电路元件的第一、第二和第三ＭＯＳＦＥＴ的半导体器件的方法中，各栅极结构在Ｐ型基片上形成。在该基片中以与第三ＭＯＳＦＥＴ的栅极结构自对准方式注入第一剂量的ｎ型杂质，以形成源极和漏极区域...

一种生产半导体片的系统，其包括一个生产进度比较／计算部件，一个制造设备状态监视部件，一个装片量控制部件，和一个处理架控制部件。生产进度比较／计算部件，响应由制造设备状态监视部件来的计时信号，确定下一个要加工的半导体片，并自动寻找处理架上...

本发明形成半导体器件中多层互连的方法。在半导体衬底上形成氧化硅膜，并在膜上形成第１光刻胶膜图形。用第１光刻胶膜图形作掩模，此在含氟氧化硅膜内构成第１槽，并在槽内构成第１互连。在器件表面上形成的层间绝缘体中构成通孔。通孔内形成导电膜。形成...

本发明提供的半导体器件包括：在半导体衬底中形成至少一个孔，在该孔中在与半导体接触的至少一部分上形成势垒金属，以及由两层膜组成的金属互连，此互连由第一和第二含Ａｌ金属膜组成，第一含Ａｌ金属膜在势垒金属上形成，随后形成的第二Ａｌ金属膜熔点比...

在Ｐ－型半导体衬底上设置一输入端和连到输入端上的Ｎ－型扩散层的输入保护电阻。用于内部电路的第１和第２Ｎ型ＭＯＳ晶体管，在各自的源扩散层上与地线相连。第１ＭＯＳ晶体管比第２ＭＯＳ晶体管离输入保护电阻器的距离较近。通过高熔点金属布线，例如硅...

在互连被层间绝缘膜所绝缘的上层布线导体和下层布线导体的钨柱塞的形成方法中，在形成于下层布线导体上的层间绝缘膜上形成粘附层。在粘附层上淀积光刻胶层，并在其中形成开口。以其作为掩模，通过各向同性腐蚀，选择性去除缘向外收缩的开口。形成贯通层间...

在从树脂密封区域向外延伸的外引线之间形成树脂连杆。按如下方式形成外引线，使形成有树脂连杆的部位之外的各部位的引线宽度小于形成有树脂连杆的各部位的引线宽度。按此结构，连树脂密封之后，当用高压水喷射树脂连杆时，可以容易地去除掉从树脂密封区域...

一种模塑模具（９），具有多个模腔组（９ａ），每个占据矩形区（９ｅ／９ｆ／９ｇ）四角用来容纳安装于引线框架的半导体芯片；多个浇口（９ｈ～９ｊ），每个占据矩形区的中央部位；多个浇道组（９ｏ），每组具有长度相同的多行浇道，将浇口连接至四角的各...

关于半导体器件的设计尺寸变换成外形设计图像数据，与半导体器件拍成图像时产生的外形图像数据相同，外形设计图像数据与外形图像数据彼此重叠。当外形设计图像数据与外形图像数据彼此不重叠时确定所产生的误差，并将误差与标准值比较，确定半导体器件的引...

在Ｐ型半导体衬底表面有选择地形成场氧化物层，将半导体衬底表面隔成二个元件形成区。在包括元件形成区的半导体衬底表面形成Ｎ↑［－］型外延层。在一个元件形成区表面形成Ｎ↑［＋］集电极扩散区。在另一个元件形成区表面形成浅结Ｐ型基极区。在Ｐ型基极...