提供一种振荡器电路，它能够通过在一个能够操作／停止控制类型的振荡器电路中当振荡开始后避免可能出现的不稳定频率的输出而获得稳定频率。在这类振荡器电路中，一个振荡允许信号（ＥＮ）将振荡器部分设置于振荡操作状态下，从而使振荡器部分开始振荡。已...

一种用于调节锁相环电路的自调节装置，所述锁相环电路包括至少一个压控振荡器，其具有与多个输出频带相应的多个通道，所述自调节装置包括： 调节单元，用于向所述压控振荡器提供通道选择信号，使得所述压控振荡器按照由所述调节单元提供的通道选择...

一种频率合成器电路，包括： 锁相环电路； 压控振荡器； 低通滤波器； 输入端子，用于将从外部提供的串行数据提供到所述锁相环电路； 输出端子，用于提供从所述压控振荡器提供的振荡信号；和 测试装置，用于将...

一种锁相环电路包括一个压控振荡器（ＶＣＯ），一个相位比较器，用于检测基准信号和由ＶＣＯ提供的反馈信号之间的相位差，一个输入电压控制单元，根据由相位比较器检测的相位差控制提供给ＶＣＯ的输入电压，一个转换单元，用于转换提供给ＶＣＯ的输入电压...

一种时钟生成器，该时钟生成器包括： 时钟生成电路，其具有根据控制信号来改变时钟相位的功能； 相位差检测电路，用于对从所述时钟生成电路输出的时钟相位与基准波形的相位进行比较，并对这两者之间的相位差进行检测；以及 控制信号...

一种时钟生成电路，该时钟生成电路包括：　　　　相位比较器，用于接收标准时钟信号和操作时钟信号，并生成输出信号；　　　　压控振荡器，用于根据相位比较器的输出信号来生成操作时钟信号；　　　　其中，压控振荡器包括：　　　　电压电流变换器，用于...

一种扩频时钟产生电路，包括：频率相位比较器，用于检测基准时钟和产生的时钟之间的相位差；电荷泵，用于根据由频率相位比较器检测的相位差产生充电／放电信号；环路滤波器，用于根据充电信号产生差分信号；扩频调制电路，用于通过调制差分信号产生扩频调...

在本发明中，振荡电路３０输出其脉冲周期Ｔ为控制输入值Ｓ的线性函数Ｔ＝ｋＳ＋ｍ的一个信号φｏ。每当计数器１１计数基准信号φｒ的脉冲数Ｎｒ时频率控制电路１０计算Ｓ＝Ｎｏ－ｍ／ｋ，其中Ｎｏ为由计数器１２所计数的φｏ的计数，基于寄存器１４的输入...

本发明提供了一种可以减少关于目标延时量的误差的数字ＤＬＬ器件。该器件对输入时钟信号提供延时以便将其时钟周期Ｔ均等地划分为Ｎ份，且包括第一可变延时部件和第二可变延时部件，所述第一可变延时部件和第二可变延时部件中每一个由彼此串联的任意数目的...

提供了一种包括西格玛－德尔塔调制器的可变频合成器。这样的合成器提供确切的平均频率，尽管瞬时频率是变化的。所述西格玛－德尔塔调制器包括多个串联连接的累加器级。作为西格玛－德尔塔调制器的组成部分的累加器（５１，５２，５３，５４）的至少一个输...

一种用于生成准确的低抖动时钟的时钟生成器，其具有：时钟生成电路，相位差检测电路和控制信号生成电路。时钟生成电路具有根据控制信号来改变时钟相位的功能，相位差检测电路对从时钟生成电路输出的时钟相位与基准波形的相位进行比较，并对这两者之间的相...

本发明公开了一种包括驱动器的振荡装置，所述驱动器基于指定波形的存储数据产生波形信号，以将波形信号输出到换能器。检测器检测供应到换能器的电压和电流之间的相位差。存储器单元保存反映换能器特性的增益数据。增益数据指定了对应于各个相位差的增益。...

一种∑△调制器，生成对ＰＬＬ电路的比较分频器的分频比进行调制的调制信号，其特征在于，　　　　配备：　　　　多个积分器，被串联连接，各自基于时钟信号将输入信号进行累加，同时当累加值超过规定值时，输出溢出信号；　　　　多个微分器，与所述多个...

本发明提供一种时钟选择电路及合成器，其中，该时钟选择电路在短时间内从多个时钟中选择接近基准时钟的频率的时钟。基准时钟计数器（１ａ）对所输入的基准时钟（ＲＥＦ）进行计数。时钟计数器（１ｂ）对通过选择部（１ｅ）选择并通过分频器（２）分频后的...

在随后的Ｂ个周期中，第二分频信号（ｆＡ）被维持在低电平，并且第三分频信号（ｆＢ）被维持在高电平。根据从∑Δ调制器（８）输出的伪随机值的符号，如果所述伪随机值为负值则三模预定标器（１３）具有分频值（Ｍ－１），并且如果所述伪随机值为正值则三...

本发明涉及可变延迟电路、延迟时间控制方法和单位电路。通过串行连接多个单位电路而构造的可变延迟电路可通过增加或减少所涉及信号通过的单位电路的数量，来改变从信号输入直到信号输出的延迟时间。各单位电路可操作在穿越操作模式和反馈操作模式中，在穿...

本发明能够对电路板上的信号线中的信号所掺杂的各种噪声进行监测，并能够对考虑到该噪声影响的信号状态判别用阈值进行自动调整，即使为了实现高速传送以及低功率而使信号的振幅变小，也能够对信号进行可靠的状态判别，而不会受到各种噪声的影响，为此，本...

本发明涉及可变延迟电路、存储器控制电路、延迟量设置装置和方法。该可变延迟电路（１００）能够改变从输入信号（ＩＮ）时起到输出所述信号时的延迟量，所述可变延迟电路具有：第一延迟部（１０１），该第一延迟部延迟所述信号（ＩＮ）达第一延迟量；第二...

一种脉宽控制器，包括：第一脉宽调整部分（１），调整主脉冲信号脉宽；第二脉宽调整部分（２），调整参考脉冲信号脉宽；脉宽测量部分（３），测量调整的参考脉冲信号脉宽；指标脉宽设置部分（４），用于把指标脉宽设置成由第一脉宽调整部分获得的值；控制...

本发明中，用于对ＶＣＯ的输出时钟信号的频率进行分频的１／Ｎ可编程分频器在ＰＬＬ电路中连接在该ＶＣＯ的输出端与相位比较器的一个输入端之间。其调整电路包括：计数器２１，用于检测该频率的半值并用于将表格ＲＯＭ２２Ａ编址，以便使其读出程序数据Ｎ...