一种记录再生装置，包括：ＲＬＬ编码器，其将信息比特串编码为代码比特串；以及ＲＬＬ解码器，将代码比特串解码为信息比特串。该ＲＬＬ编码器将信息比特串编码为满足关于连续０串的多个约束条件的高编码率的游程长度受限码的代码比特串。该ＲＬＬ解码器将...

编码器和解码器。编码器包括：编码比特串生成单元，通过对输入比特串进行扰码而生成多个编码比特串；直流分量估计单元，在逐一或每ｍ位地移位的同时在编码比特串生成单元生成的比特串中选择具有预定宽度的比特串，其中ｍ为正整数，并估计所选择的各个比特...

使用游程有限码的编码器和解码器。当从存储在第一输入寄存器（１１１１）和第二输入寄存器（１１１２）中的数据中检测到违背游程有限（ＲＬＬ）码的Ｇ约束条件的零游程时，经由零游程消除用总线（１１３０）将零游程之前和之后的数据位传送到临时寄存器（...

诸如数字模拟转换器器件的混合信号电路，操作执行一系列操作周期。该电路具有一起产生模拟输出信号的ｎ个电路段。在每个周期，传递函数变形部分根据数字输入信号生成一组ｎ段控制信号，用于所述片段的各自一段，以影响产生ＤＥ模拟输出信号。使ｎ段控制信...

一种连续近似Ａ／Ｄ转换器包括以下部件：取样保持放大器电路，其被配置用来取样并保持输入模拟电压，以在输出节点处产生正比于输入模拟电压的内部模拟电压，且电压增益小于１；耦合到取样保持放大器电路的开关电容器Ｄ／Ａ转换器，其包括用于存储响应于内...

本发明提供了信息记录和再现设备、方法及信号解码电路。该信息记录和再现设备包括：将编码信息记录在介质中的编码器；用从所述介质中读出的信号执行最大后验概率解码或维特比解码作为重复类型解码的解码器；噪声相关性算术运算器，用于计算依赖于先前或未...

编码器、解码器、以及编码和解码的方法。使用低密度奇偶校验码将码长度为Ｎ的信息序列编码为码序列，其中Ｎ＝Ｋ＋Ｍ，Ｋ是信息长度，Ｍ是奇偶长度。该低密度奇偶校验码是基于Ｍ行Ｎ列的矩阵Ｈ生成的。矩阵Ｈ包括校验矩阵Ｈ↓［２］和校验矩阵Ｈ↓［１］。...

本发明涉及一种纠错装置。根据各包含至少２ｔ＋１个符号作为奇偶校验串的多个数据串中的第一数据串计算得到一组纠正因子；根据所述一组纠正因子得到错误位置多项式的系数；通过使用错误位置多项式的系数判断纠正是否成功，如果判断纠正失败，则对第二数据...

本发明提供了纠错装置、编码器、解码器、方法以及信息存储装置。编码器把扇区数据相邻地连接至在里德所罗门编码中生成的第一ＲＳ奇偶校验的数据分成多个块，并使各块经受循环汉明编码，以生成汉明奇偶校验。随后，使把汉明奇偶校验排列成一行的数据经受里...

本发明提供编码方法、解码方法及其装置。在对通过对信息符号追加奇偶符号而构成的组织码进行收发的系统中，（１）在Ｋ个信息符号中追加Ｋ０个哑元符号而生成Ｋ１（＝Ｋ＋Ｋ０）个第一信息符号；（２）将由该Ｋ１个第一信息符号生成的Ｍ个奇偶符号追加到该...

本发明涉及编码装置、解码装置、编码／解码装置及记录／再现装置。编码／解码器装置通过ＥＣＣ码和奇偶校验码的拼接码来纠正错误，以防止电路规模的增大和提高纠错性能。该装置具有编码器，用于通过在每ｍ（ｍ≥２）位处将数据串交错为多个块，添加纠错码...

本发明提供了最大似然检测器、错误校正电路和介质存储装置。该最大似然检测器产生解码目标数据串并且提供对于错误校正电路有效的错误候选项。该最大似然检测器具有：检测器，用于产生解码目标数据串；以及错误候选项提取器，其基于来自该检测器的似然度信...

本发明提供一种发送装置，其是对插入有虚位的信息位进行系统编码，发送删除该虚位而成的系统码，在接收侧在接收系统码中插入在发送侧删除的虚位来进行解码的通信系统中的发送装置。在该发送装置中，虚位插入部根据指定的编码率或物理信道的发送速率，确定...

本发明提供发送装置、编码装置及解码装置。在发送在信息位中追加奇偶校验位而形成的系统码的发送装置中，在系统码的编码率为根据没有插入虚位时的解码特性而确定的特定范围内的值时，虚位插入部在信息位中插入虚位来改变解码特性，以使编码率成为根据改变...

本发明提供了一种编码装置及编码方法。当在低分辨率模式下创建ＳＢＲ数据时，该编码装置将通过ＳＢＲ方法进行编码的输入音频数据的高频分量划分为高频带和低频带，并且计算平均高频功率值和平均低频功率值，该平均高频功率值表示音频数据的高频带中的功率...

本发明涉及键控制电路、电子设备、便携式装置及键控制方法，提供了具有多个键的键矩阵电路的键控制，以降低键搜索中由非预期键按压导致的能量消耗。在以矩阵排列具有多个行和列的键（键开关）的键矩阵电路上的键控制中，通过由键选择装置（打开／闭合检测...

本发明提供奇偶生成电路、奇偶生成电路用构成电路、信息处理装置以及编码器。在本发明中，为了能够在不增大处理时间，且不使电路变复杂的情况下，针对优先编码器的输出数据生成奇偶校验位，具备：第一级生成部（４），其由多个第一构成电路（１０－１～１...

本发明提供一种奇偶校验位生成电路、计数电路以及计数方法。当针对８位输入数据（Ｘ＜７：０＞）可取的从０至２５５的２５６组值，判断输入数据的奇偶校验（Ｘ＜Ｐ＞）、ＰＯＰ（Ｚ＜３：０＞）和ＰＯＰ的奇偶校验（Ｚ＜Ｐ＞）取哪组的值时，可知在ＰＯＰ...

在本发明中，振荡电路３０输出其脉冲周期Ｔ为控制输入值Ｓ的线性函数Ｔ＝ｋＳ＋ｍ的一个信号фＯ。每当计数器１１计数基准信号фｒ的脉冲数Ｎｒ时频率控制电路１０计算Ｓ＝Ｎｏ－ｍ／ｋ，其中Ｎｏ为由计数器１２所计数的фＯ的计数，基于寄存器１４的输入...

一种具有高速模式和常规模式的ＰＬＬ电路的模式转换方法，允许ＰＬＬ电路快速被锁定。该ＰＬＬ电路（２０）包括一个相位比较器（２３）和一个电荷泵（２５），用于根据来自相位比较器的比较输出信号生成电流。模式转换方法包括检测电荷泵的电流输出端是否...