一种高压元件结构，其包含一高压元件设于一具有有源区域与隔离区域的半导体基底中且位于该有源区域内。该高压元件具有一第一导电类型的源极扩散区、一第一导电类型的漏极扩散区、以及一较该源极扩散区与漏极扩散区长的导体栅极，且该导体栅极在源极扩散区与漏极扩散区两侧形成两突出区域。该隔离区域位于该有源区域的外围，且包围该有源区域。于该隔离区域中设有第二导电类型的隔离离子注入区以及一第二导电类型的延长离子注入区设于该突出区域下方，以防止该漏极扩散区与该源极扩散区间产生寄生电流（ｐａｒａｓｉｔｉｃａｌ ｃｕｒｒｅｎｔ）。
【技术实现步骤摘要】
本专利技术涉及一种高压元件结构，特别是涉及一种避免漏电的高压金氧半导体元件结构。
技术介绍
高压金氧半导体(high voltage metal oxide semiconductor，HVMOS)是一种可用于高压下操作的晶体管元件。目前HVMOS已被广泛地应用在中央处理器电源供应(CPU power supply)、电源管理系统(power management system)以及直流/交流转换器(AC/DC converter)等中。以高压N型金氧半导体(high voltage N-type metal oxide semiconductor，HV NMOS)为例，请参考图1，图1为现有高压N型金氧半导体(HV NMOS)结构10的上视图。如图1所示，HV NMOS 50形成于一P型基底(未显示)中，其包括一第一N型离子注入区12(斜线区域)、一第二N型离子注入区14(斜线区域)、一连接部分第一N型离子注入区区12与第二N型离子注入区14的通道扩散区(channel diffusion)16(如点-横线所示区域)、以及一覆盖于通道扩散区16上方的多晶硅栅极18。高压NMOS元件结构10还包括一源极扩散区20位于第一N型离子注入区12中、一漏极扩散区22位于第二N型离子注入区14中，以及隔离结构24位于P型基底(未显示)中，用以将HV NMOS 50的源极扩散区20、漏极扩散区22及通道扩散区16作良好的隔离保护。其中，源极扩散区20、漏极扩散区22及多晶硅栅极18分别通过接触插塞26、28、30及32连接外部电路(未显示)。此外，在HV NMOS 50周围的隔离结构24的下缘还设有一防护圈(guardring)40，用以作为MOS元件间的电性阻绝之用。而此防护圈40通常通过掺杂与源极扩散区20或漏极扩散区22掺杂物相反的杂质以进行通道阻绝(channel stop)。例如，于上述HV NMOS元件结构10中，此防护圈40即为一掺有硼的P型离子注入区。然而，在高压操作下，若此防护圈40与此HVNMOS 50的源极扩散区20或漏极扩散区22相接触，则可能造成元件的崩溃(breakdown)。亦即，当对此HV NMOS 50的漏极扩散区22提供正电压时，将在此漏极扩散区22与此防护圈40的交界面，亦即一PN接合处(PNjunction)，将形成一逆向偏压，而当逆向偏压超过崩溃电压时，将可能造成元件的损坏。而由于HVMOS 50的操作电压较高，因此在崩溃电压较低的情况下，HVMOS 50即可能在操作中造成元件的损坏。为了解决上述问题，目前使此源极扩散区20及此漏极扩散区22与此防护圈40间预留一段足够的空间，用以增加HV NMOS 50的接面崩溃电压(junction breakdown voltage)，避免高压元件的崩溃。换言之，目前的解决之道为使HV NMOS 50的此通道扩散区16的长度大于此源极扩散区20及此漏极扩散区22的长度，亦即需大于通道宽度(channel width)。然而，在元件尺寸缩小以增加积极度的情况下，此源极扩散区20与漏极扩散区22的距离较为接近，从而在通道扩散区16突出于源极扩散区20及漏极扩散区22的突出区域36及38处，亦即具有高栅极电压的地方，将可能产生寄生电流等漏电现象，并因为硼扩散(diffusion)隔离结构24结以及硼低浓度(low Boronconcentration)等现象，造成诸如扭结效应(kink effect)等不可预测的输出电流电压特性(I-V characteristic)曲线，或产生反弹崩溃(snapback)造成元件的损害。因此，亟需一种改良的HVMOS元件，以解决高压元件中的漏电问题，避免高压元件有不良的电性表现或在操作中受到损坏。
技术实现思路
本专利技术的主要目的在于提供一种可避免漏电流产生的高压元件结构，以解上述现有高压元件中的问题。根据本专利技术的权利要求，揭露一种高压元件结构。该高压元件结构中的半导体元件设于一具有有源区域与隔离区域的半导体基底中且位于该有源区域内。于该有源区域中，设有一第一导电类型的第一离子注入区及一具有第一导电类型的第二离子注入区，在该等离子注入区中分别设有一源极扩散区及一漏极扩散区，且于该等离子注入区中间设有一连接该两离子注入区的通道扩散区。此外，该有源区域中还具有一设于该基底表面的导体栅极，且该导体栅极位于该通道扩散区上方。其中该导体栅极较该源极扩散区以及该漏极扩散区长，因此于该导体栅极层两侧形成二突出区域。该隔离区域中则设有第二导电类型的隔离离子注入区，以及设于该等突出区域下方的第二导电类型的延长离子注入区，以防止该漏极扩散区与该源极扩散区间产生寄生电流。为了进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本专利技术加以限制。附图说明图1为一现有高压N型金氧半导体结构的上视图。图2为根据本专利技术的一具体实施例的高压元件结构的上视图。图3为根据本专利技术的一具体实施例的双扩散漏极高压元件结构的上视图。简单符号说明10 HV NMOS结构 12 第一N型离子注入区14 第二N型离子注入区 16 通道扩散区18 多晶硅栅极20 源极扩散区22 漏极扩散区24 隔离结构26 接触插塞 28 接触插塞30 接触插塞 32 接触插塞36 突出区域 38 突出区域50 HV NMOS 200高压元件210高压元件结构 212第一导电类型的第一离子注入区214第一导电类型的第二离子216通道扩散区注入区218导体栅极 220源极扩散区222漏极扩散区224隔离结构226接触插塞 228接触插塞230接触插塞 232接触插塞240防护圈242突出区域 244突出区域 246延长离子注入区248接触插塞 310高压元件结构318导体栅极 320第一导电类型的第一离子注入区322第一导电类型的第二离子340防护圈注入区346延长离子注入区356第一导电类型的第三离子注入区358第一导电类型的第四离子I 有源区域注入区II 隔离区域具体实施方式请参考图2，图2为本专利技术的高压元件结构21 0的上视图。如图2所示，本专利技术的高压元件200设于一具有有源区域I与隔离区域II的半导体基底(未显示)中并位于此有源区域I内，而且此隔离区域II位于此有源区域I外围，并包围此有源区域I。此外，于本实施例中，此高压元件200为一高压金氧半导体元件(HV MOS)。于此有源区域I内，此高压元件结构210包括一第一导电类型的第一离子注入区212(斜线区域)、一第一导电类型的第二离子注入区214(斜线区域)、以及一连接部分此第一导电类型第一离子注入区212与此第一导电类型第二型离子注入区214的通道扩散区216(如点-横线所示范围)。此高压元件结构210还包括一设于此第一导电类型第一离子注入区212中的源极扩散区220，以及一设于此第一导电类型第二离子注入区214中的漏极扩散区222。其中，此源极扩散区220与此漏极扩散区222分别通过接触插塞226、228、230及232连接外部电路(未显示)。而且，此高压元件结构210更包括一覆盖于通道扩散区216上方的导体栅极本文档来自技高网...
【技术保护点】
一种高压元件结构，该高压元件设于一具有有源区域与隔离区域的半导体基底中且位于该有源区域内，该高压元件结构包括：一第一导电类型的第一离子注入区及一第一导电类型的第二离子注入区设于该基底的有源区域中；一源极扩散区及一漏极扩散区分 别设于该第一离子注入区与该第二离子注入区中；一通道扩散区，设于该基底中的该第一离子注入区与该第二离子注入区之间，并连接该两离子注入区；一导体栅极，设于该源极扩散区与该漏极扩散区之间并位于该通道扩散区上方，且该导体栅极较该源极 扩散区及该漏极扩散区长，以于其两侧分别形成二突出区域；一第二导电类型的隔离离子注入区，设于该隔离区域中；以及一第二导电类型的延长离子注入区，设于该导体栅极的突出区域下方。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈立哲，林志宏，陈辉煌，刘纪纬，刘景宏，董明宗，林建民，陈荣庆，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。