非易失性存储器及其相关写入验证方法技术

一种非易失性存储器，包括：一存储单元阵列、一列选择电路、一控制电路、一感测电路、一验证电路。列选择电路连接于该存储单元阵列与多条数据线。控制电路连接至该存储单元阵列与该列选择电路。该控制电路可决定该存储单元阵列中的多个选定存储单元，并经由该列选择电路将该些选定存储单元连接至该些数据线。感测电路连接至该些数据线。于进行一读取动作时，控制电路提供预充电信号与致能信号至感测电路，使得感测电路产生多个输出信号用以代表选定存储单元的储存状态。验证电路接收多个写入数据与输出信号，并产生多个验证信号。并产生多个验证信号。并产生多个验证信号。

【技术实现步骤摘要】
非易失性存储器及其相关写入验证方法


[0001]本专利技术是有关于一种非易失性存储器及其相关控制方法，且特别是有关于一种非易失性存储器及其相关写入验证方法。

技术介绍

[0002]众所周知，非易失性存储器在电源停止供应后仍可持续地记录数据，因此非易失性存储器已经广泛地运用在各式电子装置中。一般来说，非易失性存储器可分为一次编程非易失性存储器(one-time programmable non-volatile memory，简称OTP非易失性存储器)与多次编程非易失性存储器(multi-time programmable non-volatile memory，简称MTP非易失性存储器)。
[0003]请参照图1A，其所绘示为现有OTP非易失性存储器的示意图。该OTP非易失性存储器公开于美国专利US9,627,088。一次编程非易失性存储器300包括：控制电路310、存储单元阵列320、预充电器(precharge driver)330、列选择器(column selector)340、感测放大器(sense amplifier)360与重置器(reset driver)370。
[0004]存储单元阵列320中包括多个OTP存储单元，其中第n行OTP存储单元Cn1～Cn4对应的连接至位线BL1～BL4。
[0005]控制电路310中包括：电压产生器312、字线驱动器(word line driver)313、列驱动器(column driver)314、时钟产生器315与时序控制器(timing controller)316。电压产生器312可产生供应电压V1与V2至存储单元阵列320。字线驱动器313连接至存储单元阵列320中多条字线，字线驱动器313可驱动其中一条位线使其成为选定位线。列驱动器314可产生列解码信号Y1～Y4，用以决定位线BL1～BL4其中之一为选定位线。时钟产生器315产生时钟信号CLK。时序控制器316接收时钟信号CLK，并产生预充电信号Ppcg、重置电信号Prst与致能信号EN。
[0006]预充电器330中包括4个开关晶体管ma1～ma4，开关晶体管ma1～ma4的控制端接收预充电信号Ppcg，开关晶体管ma1～ma4的第一端连接至一预充电电压(precharge voltage)Vpcg；开关晶体管ma1～ma4的第二端连接至对应的位线BL1～BL4。当预充电信号Ppcg动作时，所有的位线BL1～BL4皆被预充电至预充电电压Vpcg。
[0007]列选择器340中包括4个选择晶体管M1～M4，选择晶体管M1～M4的控制端接收对应的列解码信号Y1～Y4，选择晶体管M1～M4的第一端连接至对应的位线BL1～BL4；选择晶体管M1～M4的第二端连接至数据线DL。基本上，列驱动器314每次仅会动作列解码信号Y1～Y4其中之一，以决定选定位线。
[0008]重置器370中包括一开关晶体管mb，开关晶体管mb的控制端接收重置电信号Prst，开关晶体管mb的第一端连接至数据线DL；开关晶体管mb的第二端连接至重置电压Vrst(例如接地电压)。当重置电信号Prst动作时，数据线DL皆被放电(discharge)至重置电压Vrst。
[0009]感测放大器360中包括一比较器362连接至该数据线DL并接收一比较电压Vcmp，并于该致能信号EN动作时，根据该数据线DL的一电压准位与该比较电压Vcmp来产生一输出信
号Dout。
[0010]基本上，在OTP非易失性存储器300中，控制电路310利用字线驱动器313动作其中一条字线，使其成为选定字线(selected word line)。另外，利用列驱动器314的列解码信号Y1～Y4，用以决定位线BL1～BL4其中之一为选定位线(selected bit line)。而选定字线与选定位线即可决定选定存储单元。而控制电路310在编程动作(program operation)时，可提供特定的供应电压V1与V2用以编程选定存储单元，并使得选定存储单元呈现第一储存状态或者第二储存状态。另外，控制电路310在读取动作(read operation)时，可提供特定的供应电压V1与V2来读取选定存储单元，并确认选定存储单元的储存状态。
[0011]举例来说，于读取动作时，字线WLn与位线BL1动作，则第n行的OTP存储单元Cn1即为选定存储单元(selected memory cell)。因此，选定存储单元Cn1即产生存储单元电流(cell current)经由位线BL1、数据线DL至感测放大器360，用以判断选定存储单元Cn1的储存状态。
[0012]另外，在读取动作时，时序控制器316会动作预充电信号Ppcg，并使得所有位线BL1～BL4预充电至预充电电压Vpcg。接着，根据字线驱动器313与列驱动器314来决定选定字线与选定位线，并决定选定存储单元且使得选定存储单元对应的位线连接至数据线DL。接着，动作重置电信号Prst，使得数据线DL及选定存储单元对应的位线被放电(discharge)至重置电压Vrst。之后，于致能信号EN动作时，感测放大器360即可判断比较电压Vcmp与数据线DL上的电压准位，并据以产生输出信号Dout。而输出信号Dout即可代表选定存储单元的储存状态。详细说明如下。
[0013]请参照图1B，其所绘示为OTP非易失性存储器于读取动作时的相关信号示意图。其中，时间点t1至时点t6为时钟周期I且字线WLn被驱动。
[0014]首先，于时间点t1至时间点t2，预充电信号Ppcg动作，数据线DL被预充电至预充电电压Vpcg。接着，于时间点t2至时间点t3，重置电信号Prst动作，数据线DL被放电至重置电压Vrst。
[0015]于时间点t3至时间点t4，数据线DL接收选定存储单元的存储单元电流，使得数据线DL上的电压准位由重置电压Vrst开始往上变化。基本上，数据线DL上电压准位变化的速度是由选定存储单元的存储单元电流决定。当选定存储单元的存储单元电流较大，数据线DL上电压上升的速度较快；反之，当选定存储单元的存储单元电流较小，数据线DL上电压上升的速度较慢。
[0016]于时间点t4时，致能信号EN动作，并使得致能感测放大器360运作，用以判断比较电压Vcmp与数据线DL上的电压准位之间的关系。并且，于时间点t5时，由于比较电压Vcmp小于数据线DL上的电压准位，感测放大器360产生第一准位(例如高准位)的输出信号，用以代表选定存储单元为低阻抗的第一储存状态。反之，如果比较电压Vcmp大于数据线DL上的电压准位，感测放大器360产生第二准位(例如低准位)的输出信号，用以代表选定存储单元为高阻抗的第二储存状态。
[0017]相同地，后续时间点t6至时点t11为时钟周期II，字线WLn-1被驱动。感测放大器360可判断另一选定存储单元的储存状态。其运作原理类似，此处不再赘述。
[0018]相同方式也可以运用于由差分存储单元(differential本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器，包括：一存储单元阵列；一列选择电路，连接于该存储单元阵列与多条数据线；一控制电路，连接至该存储单元阵列与该列选择电路，其中该控制电路可决定该存储单元阵列中的多个选定存储单元，并经由该列选择电路将该些选定存储单元连接至该些数据线；一感测电路，连接至该些数据线，其中于进行一读取动作时，该控制电路提供一预充电信号与一致能信号至该感测电路，使得该感测电路产生多个输出信号用以代表该些选定存储单元的储存状态；以及一验证电路，接收多个写入数据与该些输出信号，并产生多个验证信号；其中，于一验证周期时，当该些写入数据与该些输出信号不相符合时，该控制电路依序进行一编程动作与一读取动作，使得该感测电路再次产生该些输出信号至该验证电路，并改变该些验证信号；其中，当该些写入数据与该些输出信号相符合时，该控制电路结束该验证周期。2.如权利要求1所述的非易失性存储器，其中该存储单元阵列包括多个字线与多个位线，该些字线连接于该控制电路与该存储单元阵列之间，该些位线连接于该列选择电路与该存储单元阵列之间。3.如权利要求2所述的非易失性存储器，其中该列选择电路中包括x个列选择器连接至x条数据线，且该些位线被区分为x个部分对应地连接至该x个列选择器其中之一；其中该x个列选择器根据该控制电路产生的一选择信号，将x条选定位线连接至该x条数据线。4.如权利要求1所述的非易失性存储器，其中该感测电路包括多个感测元件，且该些感测元件中的一第一感测元件包括：一逻辑电路，接收该些验证信号中的一第一验证信号、该致能信号与该预充电信号，并产生一本地致能信号与一本地预充电信号；一预充电器，于该本地预充电信号动作时，将该些数据线中的一第一数据线预充电至一预充电电压；以及一感测放大器，于该本地致能信号动作时，感测该第一数据线上的电压，并产生一第一输出信号。5.如权利要求4所述的非易失性存储器，其中该验证电路包括多个验证元件，且该些验证元件中的一第一验证元件暂存该些写入数据中的一第一写入数据并且接收该第一输出信号；其中，当该第一输出信号与该第一写入数据相符合时，该第一验证元件将该第一验证信号锁存在一第一准位；且当该第一输出信号与该第一写入数据不相符...

【专利技术属性】
技术研发人员：柏正豪，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：