要求延迟及数据值相关的存储器预提取系统及方法技术方案

本申请案涉及要求延迟及数据值相关的存储器预提取系统及方法。存储器控制电路系统进行以下操作：指示存储器阵列从由存储器存取请求标定的位置读取数据块或将所述数据块写入到所述位置；确定存储器存取信息，所述存储器存取信息包含基于用于指示所述数据块中的原始数据值的数据位确定的数据值相关参数及/或基于所述存储器存取请求的要求时间确定的要求间延迟相关参数；基于所述数据值相关参数及/或所述要求间延迟相关参数预测对所述存储器阵列中的另一位置的读取存取随后将由另一存储器存取请求要求；及指示所述存储器阵列在接收到所述另一存储器存取请求之前将存储在所述另一位置处的另一数据块输出到提供更快的数据存取速度的不同存储器层。的数据存取速度的不同存储器层。的数据存取速度的不同存储器层。

【技术实现步骤摘要】
要求延迟及数据值相关的存储器预提取系统及方法


[0001]本专利技术大体上涉及计算系统，且更特定来说，涉及实施于计算系统中的存储器接口。

技术介绍

[0002]一般来说，计算系统包含处理子系统及存储器子系统，其可存储所述处理子系统的处理电路系统可存取的数据。举例来说，为了执行操作，处理电路系统可执行从实施于存储器子系统中的存储器装置检索的对应指令。在一些例子中，输入到操作的数据也可从存储器装置检索。另外或替代地，从操作输出的(例如，由操作产生的)数据可经存储于存储器装置中(例如)以实现后续检索。然而，至少在一些例子中，计算系统的操作效率可受其架构限制，所述架构(例如)管控在计算系统中执行的操作序列。

技术实现思路

[0003]本专利技术的一个实施例涉及一种设备。所述设备包括：存储器阵列，其实施于一或多个存储器装置中；及存储器控制电路系统，其通信地耦合到所述存储器阵列，其中所述存储器控制电路系统经配置以：指示所述存储器阵列从由经由存储器总线接收的第一存储器存取请求标定的所述存储器阵列中的第一位置读取第一数据块或将所述第一数据块写入到所述第一位置；确定与所述第一存储器存取请求相关联的第一存储器存取信息，其中所述第一存储器存取信息包括：至少部分基于用于指示所述第一数据块中的第一原始数据值的第一数据位确定的第一数据值相关参数、至少部分基于所述第一存储器存取请求的第一要求时间确定的第一要求间延迟相关参数或两者；至少部分基于与所述第一存储器存取请求相关联的所述第一数据值相关参数、与所述第一存储器存取请求相关联的所述第一要求间延迟相关参数或两者预测对所述存储器阵列中的第二位置的读取存取随后将由经由所述存储器总线接收的第二存储器存取请求要求；及指示所述存储器阵列在接收到所述第二存储器存取请求之前将存储在所述第二位置处的第二数据块输出到经配置以提供相较于所述存储器阵列更快的数据存取速度的不同存储器层。
[0004]本专利技术的另一实施例涉及一种操作计算系统的方法。所述方法包括：使用实施于所述计算系统中的存储器控制电路系统确定与要求存取实施于所述计算系统中的存储器阵列的当前存储器存取请求相关联的第一存储器存取信息，其中所述第一存储器存取信息包括与由所述当前存储器存取请求标定的第一数据块相关联的第一数据值相关参数、至少部分基于所述当前存储器存取请求的第一要求时间确定的第一要求间延迟相关参数或两者；使用所述存储器控制电路系统至少部分通过确定在与在所述当前存储器存取请求之前满足的第一先前存储器存取请求相关联的第二存储器存取信息中指示的相关参数是否与在所述第一存储器存取信息中指示的对应相关参数匹配，确定所述第二存储器存取信息是否与所述第一存储器存取信息匹配；响应于确定在所述第二存储器存取信息中指示的所述相关参数与在所述第一存储器存取信息中指示的所述对应相关参数匹配，使用所述存储器
控制电路系统至少部分基于与在所述第一先前存储器存取请求之后立即满足的第二先前存储器存取请求相关联的第三存储器存取信息预测在即将到来的控制时程期间将出现的后续存储器存取模式；及使用所述存储器控制电路系统指示所述存储器阵列将至少部分基于所述后续存储器存取模式识别的第二数据块输出到更接近所述计算系统的处理电路系统的存储器层，以使所述存储器层能够在所述处理电路系统随后要求传回所述第二数据块时将所述第二数据块供应到所述处理电路系统。
[0005]本专利技术的又一实施例涉及一种包括处理器芯片的计算系统，其中所述处理器芯片包括：处理电路系统，其经配置以要求传回将用于在所述计算系统的操作期间执行数据处理操作的第一数据块；一或多个高速缓存存储器层，其经配置以提供相较于实施于所述计算系统中的存储器阵列存储器层更快的数据存取速度；及存储器控制电路系统，其通信地耦合到所述处理电路系统及所述一或多个高速缓存存储器层，其中所述存储器控制电路系统经配置以：产生要求存储器存取请求，其在所述第一数据块未命中所述一或多个高速缓存存储器层时要求从所述存储器阵列存储器层传回所述第一数据块；确定与所述要求存储器存取请求相关联的存储器存取信息，其包括以下各者中的一者或两者：至少部分基于用于指示所述第一数据块中的原始数据值的数据位确定的数据值相关参数；及至少部分基于所述要求存储器存取请求的传输时间确定的要求间延迟相关参数；至少部分基于与所述要求存储器存取请求相关联的所述数据值相关参数、与所述要求存储器存取请求相关联的所述要求间延迟相关参数或两者，预测所述处理电路系统随后将要求传回第二数据块；及产生预提取存储器存取请求，其在所述第二数据块未命中所述一或多个高速缓存存储器层时请求从所述存储器阵列存储器层传回所述第二数据块。
附图说明
[0006]一旦阅读了以下详细描述且一旦参考了图式，就可更好地理解本专利技术的各个方面，其中：
[0007]图1是根据本专利技术的实施例的包含处理子系统及存储器子系统的计算系统的框图；
[0008]图2是根据本专利技术的实施例的图1的处理子系统及图1的存储器子系统的处理器侧的实例的框图；
[0009]图3是根据本专利技术的实施例的实施于图1的计算系统中的较低(例如，高速缓存及/或预提取缓冲器)存储器层的实例的框图；
[0010]图4是根据本专利技术的实施例的用于操作图2的处理器侧存储器子系统的实例过程的流程图；
[0011]图5是根据本专利技术的实施例的图1的存储器子系统的存储器侧的实例的框图；
[0012]图6是根据本专利技术的实施例的实施于图5的存储器侧存储器子系统的实例存储器阵列的框图；
[0013]图7是根据本专利技术的实施例的由图5的存储器侧存储器子系统的使用的实例历史存储器存取信息表的图解表示；
[0014]图8是根据本专利技术的实施例的实施神经网络预提取技术的实例机器学习块的框图；
[0015]图9是根据本专利技术的实施例的用于操作图5的存储器侧存储器子系统的实例过程的流程图；
[0016]图10是根据本专利技术的实施例的用于更新在图7的历史存储器存取信息表中指示的存储器存取信息的实例过程的流程图；
[0017]图11是根据本专利技术的实施例的用于确定要求延迟相关参数的实例过程的流程图；
[0018]图12是根据本专利技术的实施例的用于确定数据值相关参数的实例过程的流程图；
[0019]图13是根据本专利技术的实施例的用于确定将用于确定数据相关参数的目标位位置的实例过程的流程图；及
[0020]图14是根据本专利技术的实施例的用于基于图7的历史存储器存取信息表预测后续存储器存取模式的过程的流程图。
具体实施方式
[0021]本专利技术提供(例如)通过减轻原本可能会限制操作效率的架构特征促进改进计算系统的操作效率的技术。通常，计算系统可包含各种子系统，例如处理子系统及/或存储器子系统。特定来说，处理子系统可包含处理电路系统，例如，实施于一或多个处理器及/或一或多个处理器核心中。存储器子系统可包含一或多个存储器装置(例如，芯片或集成电路)，例如，实施于存储器模块上，例如双列直插式存储器模块(DIMM)，及/本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列，其实施于一或多个存储器装置中；及存储器控制电路系统，其通信地耦合到所述存储器阵列，其中所述存储器控制电路系统经配置以：指示所述存储器阵列从由经由存储器总线接收的第一存储器存取请求标定的所述存储器阵列中的第一位置读取第一数据块或将所述第一数据块写入到所述第一位置；确定与所述第一存储器存取请求相关联的第一存储器存取信息，其中所述第一存储器存取信息包括：至少部分基于用于指示所述第一数据块中的第一原始数据值的第一数据位确定的第一数据值相关参数、至少部分基于所述第一存储器存取请求的第一要求时间确定的第一要求间延迟相关参数或两者；至少部分基于与所述第一存储器存取请求相关联的所述第一数据值相关参数、与所述第一存储器存取请求相关联的所述第一要求间延迟相关参数或两者预测对所述存储器阵列中的第二位置的读取存取随后将由经由所述存储器总线接收的第二存储器存取请求要求；及指示所述存储器阵列在接收到所述第二存储器存取请求之前将存储在所述第二位置处的第二数据块输出到经配置以提供相较于所述存储器阵列更快的数据存取速度的不同存储器层。2.根据权利要求1所述的设备，其中：所述不同存储器层包括高速缓存、预提取缓冲器或两者；且所述存储器控制电路系统经配置以：指示所述不同存储器层存储从所述存储器阵列输出的所述第二数据块的副本；及指示所述不同存储器层在处理电路系统随后要求对所述存储器阵列中的所述第二位置的读取存取时将所述第二数据块的所述副本输出到所述处理电路系统。3.根据权利要求1所述的设备，其中为了确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数，所述存储器控制电路系统经配置以：确定用于指示所述第一数据块中的所述第一原始数据值的所述第一数据位；预处理所述第一数据位以提取以相较于在所述第一数据块中指示的所述第一原始数据值更慢的频率变化的代表性数据值；及将与所述第一存储器存取请求相关联的所述第一数据值相关参数设置为从所述第一数据块的所述第一数据位提取的所述代表性数据值。4.根据权利要求1所述的设备，其中所述存储器控制电路系统经配置以把将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数确定为所述第一数据位中的1的计数。5.根据权利要求1所述的设备，其中所述存储器控制电路系统经配置以把将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数确定为在所述第一数据块的所述第一数据位中的特定位位置子集处指示的位值。6.根据权利要求5所述的设备，其中所述特定位位置子集包括所述第一数据块的所述第一数据位中的N个高位位置。
7.根据权利要求5所述的设备，其中所述存储器控制电路系统经配置以：确定用于指示由在所述第一存储器存取请求之前满足的存储器存取请求标定的多个数据块中的每一者中的原始数据值的数据位；按位位置对在所述多个数据块中的每一者中指示的位值进行异或以确定所述位值在所述多个数据块的过程内在其处变化的一或多个位位置；及将所述位值在所述多个数据块的所述过程内在其处变化的所述一或多个位位置中的每一者包含于将被读取以确定所述第一数据值相关参数的所述特定位位置子集中。8.根据权利要求1所述的设备，其中所述存储器控制电路系统经配置以至少部分通过即使在接收所述数据块的处理电路系统将所述第一数据位解译为浮点值时也将所述第一数据位解译为整数值来确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数。9.根据权利要求1所述的设备，其中所述存储器控制电路系统经配置以至少部分通过即使在接收所述第一数据块的处理电路系统将所述第一数据位解译为整数值时也将所述第一数据位解译为浮点值来确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数。10.根据权利要求1所述的设备，其中：与所述第一存储器存取请求相关联的所述第一存储器存取信息包括至少部分基于用于指示所述第一数据块中的所述第一原始数据值的所述第一数据位确定的第二数据值相关参数；且所述存储器控制电路系统经配置以：至少部分通过将用于指示所述第一数据块中的所述第一原始数据值的所述第一数据位解译为整数值确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数；及至少部分通过将用于指示所述第一数据块中的所述第一原始数据值的所述第一数据位解译为浮点值确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第二数据值相关参数。11.根据权利要求1所述的设备，其中：与所述第一存储器存取请求相关联的所述第一存储器存取信息包括至少部分基于用于指示所述第一数据块中的所述第一原始数据值的所述第一数据位确定的第二数据值相关参数；且所述存储器控制电路系统经配置以：将所述第一数据块中的所述第一数据位划分成第一子块及第二子块；至少部分通过将在所述第一数据块中识别的所述第一子块解译为第一值确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第一数据值相关参数；及至少部分通过将在所述第一数据块中识别的所述第二子块解译为第二值确定将包含于与所述第一存储器存取请求相关联的所述第一存储器存取信息中的所述第二数据值相关参数。12.根据权利要求1所述的设备，其中为了确定将包含于与所述第一存储器存取请求相
关联的所述第一存储器存取信息中的所述第一要求间延迟相关参数，所述存储器控制电路系统经配置以：确定所述第一存储器存取请求的所述第一要求时间；确定在所述第一存储器存取请求之前满足的第二存储器存取请求的第二要求时间；及至少部分基于所述第二存储器存取请求的所述第二要求时间与所述第一存储器存取请求的所述第一要求时间之间的持续时间设置与所述第一存储器存取请求相关联的所述第一要求间延迟相关参数。13.根据权利要求12所述的设备，其中所述存储器控制电路系统经配置以：确定服务在所述第二存储器存取请求的满足与所述第一存储器存取请求的满足之间执行的背景操作花费的时间；及至少部分通过延迟所述第二存储器存取请求的所述第二要求时间、将所述第一存储器存取请求的所述第一要求时间提前或两者来预处理所述第二要求时间与所述第一要求时间之间的所述持续时间以抵消服务所述背景操作花费的所述时间。14.根据权利要求12所述的设备，其中所述存储器控制电路系统经配置以：检测背景操作存储器存取请求是否是在所述第二存储器存取请求的满足与所述第一存储器存取请求的满足之间满足；及对存储器存取请求序列重新排序，使得所述第一存储器存取请求在背景操作存储器存取请求在所述第二存储器存取请求的满足与所述第一存储器存取请求的满足之间满足时在所述第二存储器存取请求之后立即满足。15.根据权利要求1所述的设备，其中所述存储器控制电路系统经配置以预测对所述存储器阵列中的所述第二位置的读取存取随后将至少部分通过将与所述第一存储器存取请求相关联的所述第一存储器存取信息输入到神经网络来要求。16.根据权利要求1所述的设备，其中所述存储器控制电路系统经配置以：在历史存储器存取信息表的第一表条目中指示与所述第一存储器存取请求相关联的所述第一存储器存取信息，其中所述第一存储器存取请求包括识别由所述第一存储器存取请求标定的所述存储器阵列中的所述第一位置的第一存储器地址参数；及预测对所述存储器阵列中的所述第二位置的读取存取随后将至少部分基于指示与第二存储器存取请求相关联的第二存储器存取信息的所述历史存储器存取信息表中的第二表条目来要求，其中所述第二存储器存取信息包括：识别由所述第二存储器存取请求标定的位置的第二存储器地址参数；及至少部分基于用于指示由所述第二存储器存取请求标定的数据块中的第二原始数据值的第二数据位确定的第二数据值相关参数、至少部分基于所述第二存储器存取请求的第二要求时间确定的第二要求间延迟相关参数或两者。17.一种操作计算系统的方法，其包括：使用实施于所述计算系统中的存储器控制电路系统确定与要求存取实施于所述计算系统中的存储器阵列的当前存储器存取请求相关联的第一存储器存取信息，其中所述第一存储器存取信息包括与由所述当前存储器存取请求标定的第一数据块相关联的第一数据值相关参数、至少部分基于所述当前存储器存取请求的第一要求时间确定的第一要求间延迟相关参数或两者；
使用所述存储器控制电路系统至少部分通过确定在与在所述当前存储器存取请求之前满足的第一先前存储器存取请求相关联的第二存储器存取信息中指示的相关参数是否与在所述第一存储器存取信息中指示的对应相关参数匹配，确定所述第二存储器存取信息是否与所述第一存储器存取信息匹配；响应于确定在所述第二存储器存取信息中指示的所述相关参数与在所述第一存储器存取信息中指示的所述对应相关参数匹配，使用所述存储器控制电路系统至少部分基于与在所述第一先前存储器存取请求之后...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：