存储器接口电路、存储器存储装置及设定状态检测方法制造方法及图纸

本发明专利技术提供一种存储器接口电路、存储器存储装置及设定状态检测方法。所述存储器接口电路用于连接多个易失性存储器模块与存储器控制器。所述多个易失性存储器模块包括第一易失性存储器模块与第二易失性存储器模块。存储器接口电路包括第一接口电路与第二接口电路。第一接口电路用以从第一易失性存储器模块接收第一信号并经由存储器接口电路的内部路径将第二信号传送至第二接口电路。第二接口电路用以根据第二信号将第三信号传送至第二易失性存储器模块，以通过第三信号评估存储器接口电路的设定状态。路的设定状态。路的设定状态。

【技术实现步骤摘要】
存储器接口电路、存储器存储装置及设定状态检测方法


[0001]本专利技术涉及一种存储器接口技术，尤其涉及一种存储器接口电路、存储器存储装置及设定状态检测方法。

技术介绍

[0002]数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
[0003]一般来说，存储器控制器自动检测从易失性存储器模块接收的DQS和/或DQ信号并通过内建的扫描机制来判断DQS和/或DQ信号的时脉频率和/或相位是否正确。然而，此扫描机制只能通过文字叙述(例如pass或fail)来描述DQS和/或DQ信号的当前状态，在实际检测上容易出现误判。

技术实现思路

[0004]本专利技术提供一种存储器接口电路、存储器存储装置及设定状态检测方法，可改善上述问题。
[0005]本专利技术的范例实施例提供一种存储器接口电路，其用于连接多个易失性存储器模块与存储器控制器。所述多个易失性存储器模块包括第一易失性存储器模块与第二易失性存储器模块。所述存储器接口电路包括第一接口电路与第二接口电路。所述第一接口电路经由至少一第一通道连接至所述第一易失性存储器模块。所述第二接口电路经由至少一第二通道连接至所述第二易失性存储器模块。所述第一接口电路用以从所述第一易失性存储器模块接收第一信号并经由所述存储器接口电路的内部路径将第二信号传送至所述第二接口电路。所述第二接口电路用以根据所述第二信号将第三信号传送至所述第二易失性存储器模块，以通过所述第三信号评估所述存储器接口电路的设定状态。
[0006]在本专利技术的一范例实施例中，所述第一信号是由所述第一易失性存储器模块响应于来自所述存储器接口电路的读取指令而产生。
[0007]在本专利技术的一范例实施例中，所述第一信号包括数据信号与时脉信号，并且所述存储器控制器用以根据所述数据信号与所述时脉信号之间的相位差调整所述延迟电路的延迟级数。
[0008]在本专利技术的一范例实施例中，所述的存储器接口电路还包括第三接口电路。所述第三接口电路连接至所述第二接口电路。所述第三接口电路用以传送第五信号至所述第二易失性存储器模块，以通过所述第五信号启动所述第二易失性存储器模块的芯片内终结电路。
[0009]本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、第一易失性存储器模块、第二易失性存储器模块及存储器控制电
路单元，所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元、所述可复写式非易失性存储器模块、所述第一易失性存储器模块及所述第二易失性存储器模块。所述存储器控制电路单元包括第一接口电路与第二接口电路。所述第一接口电路经由至少一第一通道连接至所述第一易失性存储器模块。所述第二接口电路经由至少一第二通道连接至所述第二易失性存储器模块。所述第一接口电路用以从所述第一易失性存储器模块接收第一信号并经由所述存储器控制电路单元的内部路径将第二信号传送至所述第二接口电路。所述第二接口电路用以根据所述第二信号将第三信号传送至所述第二易失性存储器模块，以通过所述第三信号评估所述存储器控制电路单元的设定状态。
[0010]在本专利技术的一范例实施例中，所述第一接口电路还用以根据所述第一信号产生所述第二信号，且所述第一信号的相位不同于所述第二信号的相位。
[0011]在本专利技术的一范例实施例中，所述第一接口电路包括延迟电路，并且所述延迟电路用以延迟所述第一信号以产生所述第二信号。
[0012]在本专利技术的一范例实施例中，所述第一信号包括数据信号与时脉信号，并且所述存储器控制电路单元用以根据所述数据信号与所述时脉信号之间的相位差调整所述延迟电路的延迟级数。
[0013]在本专利技术的一范例实施例中，所述第二接口电路包括多路复用器，并且所述多路复用器用以响应于选择信号而将所述第二信号作为所述第三信号传送至所述第二易失性存储器模块。
[0014]在本专利技术的一范例实施例中，所述多路复用器更用以响应于所述选择信号而阻挡欲传送至所述第二易失性存储器模块的第四信号。
[0015]在本专利技术的一范例实施例中，所述存储器控制电路单元还包括第三接口电路。所述第三接口电路连接至所述第二接口电路。所述第三接口电路用以传送第五信号至所述第二易失性存储器模块，以通过所述第五信号启动所述第二易失性存储器模块的芯片内终结电路。
[0016]本专利技术的范例实施例另提供一种设定状态检测方法，其用于存储器控制电路单元。所述存储器控制电路单元连接至多个易失性存储器模块。所述多个易失性存储器模块包括第一易失性存储器模块与第二易失性存储器模块。所述设定状态检测方法包括：经由第一接口电路从所述第一易失性存储器模块接收第一信号；由所述第一接口电路经由所述存储器控制电路单元的内部路径将第二信号传送至第二接口电路；根据所述第二信号将第三信号经由所述第二接口电路传送至所述第二易失性存储器模块；以及根据所述第三信号评估所述存储器接口电路的设定状态。
[0017]在本专利技术的一范例实施例中，所述第一信号是由所述第一易失性存储器模块响应于来自所述存储器控制电路单元的读取指令而产生。
[0018]在本专利技术的一范例实施例中，所述的设定状态检测方法还包括：由所述第一接口电路根据所述第一信号产生所述第二信号，且所述第一信号的相位不同于所述第二信号的相位。
[0019]在本专利技术的一范例实施例中，所述第一接口电路包括延迟电路，并且由所述第一接口电路根据所述第一信号产生所述第二信号的步骤包括：经由所述延迟电路延迟所述第
一信号以产生所述第二信号。
[0020]在本专利技术的一范例实施例中，所述第一信号包括数据信号与时脉信号，并且由所述第一接口电路根据所述第一信号产生所述第二信号的步骤更包括：根据所述数据信号与所述时脉信号之间的相位差调整所述延迟电路的一延迟级数。
[0021]在本专利技术的一范例实施例中，所述第二接口电路包括多路复用器，并且根据所述第二信号将所述第三信号经由所述第二接口电路传送至所述第二易失性存储器模块的步骤包括：由所述多路复用器响应于选择信号而将所述第二信号作为所述第三信号传送至所述第二易失性存储器模块。
[0022]在本专利技术的一范例实施例中，所述的设定状态检测方法还包括：由所述多路复用器响应于所述选择信号而阻挡欲传送至所述第二易失性存储器模块的第四信号。
[0023]在本专利技术的一范例实施例中，所述的设定状态检测方法还包括：经由第三接口电路传送第五信号至所述第二易失性存储器模块，以通过所述第五信号启动所述第二易失性存储器模块的芯片内终结电路。
[0024]基于上述，存储器接口电路中的第一接口电路可经由第一通道连接至第一易失性存储器模块，且存储器接口电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器接口电路，用于连接多个易失性存储器模块与存储器控制器，其中所述多个易失性存储器模块包括第一易失性存储器模块与第二易失性存储器模块，其特征在于，所述存储器接口电路包括：第一接口电路，经由至少一第一通道连接至所述第一易失性存储器模块；以及第二接口电路，经由至少一第二通道连接至所述第二易失性存储器模块，其中所述第一接口电路用以从所述第一易失性存储器模块接收第一信号并经由所述存储器接口电路的内部路径将第二信号传送至所述第二接口电路，并且所述第二接口电路用以根据所述第二信号将第三信号传送至所述第二易失性存储器模块，以通过所述第三信号评估所述存储器接口电路的设定状态。2.根据权利要求1所述的存储器接口电路，其中所述第一信号是由所述第一易失性存储器模块响应于来自所述存储器接口电路的读取指令而产生。3.根据权利要求1所述的存储器接口电路，其中所述第一接口电路还用以根据所述第一信号产生所述第二信号，且所述第一信号的相位不同于所述第二信号的相位。4.根据权利要求3所述的存储器接口电路，其中所述第一接口电路包括延迟电路，并且所述延迟电路用以延迟所述第一信号以产生所述第二信号。5.根据权利要求4所述的存储器接口电路，其中所述第一信号包括数据信号与时脉信号，并且所述存储器控制器用以根据所述数据信号与所述时脉信号之间的相位差调整所述延迟电路的延迟级数。6.根据权利要求1所述的存储器接口电路，其中所述第二接口电路包括多路复用器，并且所述多路复用器用以响应于选择信号而将所述第二信号作为所述第三信号传送至所述第二易失性存储器模块。7.根据权利要求6所述的存储器接口电路，其中所述多路复用器还用以响应于所述选择信号而阻挡欲传送至所述第二易失性存储器模块的第四信号。8.根据权利要求1所述的存储器接口电路，还包括：第三接口电路，连接至所述第二接口电路，其中所述第三接口电路用以传送第五信号至所述第二易失性存储器模块，以通过所述第五信号启动所述第二易失性存储器模块的芯片内终结电路。9.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块；第一易失性存储器模块；第二易失性存储器模块；以及存储器控制电路单元，连接至所述连接接口单元、所述可复写式非易失性存储器模块、所述第一易失性存储器模块及所述第二易失性存储器模块，其中所述存储器控制电路单元包括第一接口电路与第二接口电路，所述第一接口电路经由至少一第一通道连接至所述第一易失性存储器模块，所述第二接口电路经由至少一第二通道连接至所述第二易失性存储器模块，
所述第一接口电路用以从所述第一易失性存储器模块接收第一信号并经由所述存储器控制电路单元的内部路径将第二信号传送至所述第二接口电路，并且所述第二接口电路用以根据所述第二信号将第三信号传送至所述第二易失性存储器模块，以通过所述第三信号评估所述存储器控制电路单元的设定状态。10.根据权利要求9所述的存储器存储装置，其中所述第一信号是由所述第一易失性存储器模块响应于来自所述存储器控制电路单元的读取指令而产生。11.根据权利要求9所述的存储器存储装置，其中所述第一接口电路还用以根据所述第一信号产生所述第二信号，且所述第一信号的相位不同于所述第...

【专利技术属性】
技术研发人员：黄明前，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：