将3D交叉点存储器键合至中央处理单元芯片。通过将3D交叉点引入到VM系统和NVM系统两者当中实现了具有更高效率的更快数据处理和传输。存在CPU与3D交叉点芯片的直接键合以及主机系统与SSD的键合。与常规系统相比缩短了电路由距离。将3D交叉点存储器包含到主存储器当中并且将CPU键合至非易失性存储器芯片提供了更高的CPU性能，因为CPU与主存储器之间的距离更短。此外，与常规DRAM相比，制造成本更低并且可获得更高的数据存储能力。与常规系统相比，提供了更高的信噪比、更小的PCB面积消耗裸片尺寸、更低的位成本、诸如CPU、存储器、引擎等的功能模块的更密集的布置以及更快的处理速度。度。度。
【技术实现步骤摘要】
【国外来华专利技术】采用CPU向3D XPOINT芯片键合的新颖集成方案
[0001]概括地说，本公开内容涉及用于实现提高的存储能力和更高效的数据传输速率的改进的存储芯片架构。
技术介绍
[0002]近来存储阵列架构的大踏步前进带来了与以前使用的平面存储结构完全不同的三维(3D)存储器堆叠结构的发展。这种堆叠结构允许将更高密度的存储阵列键合到每个存储芯片的衬底上，从而带来计算生产力和效率的提高。然而，每个存储芯片上的存储阵列的密度当前受到存储芯片的衬底的被在存储阵列与衬底之间的接触区域所占据的表面积的限制。
[0003]本领域仍然需要能够降低每个衬底上使用的不必要表面积的量并且能够提高每个存储芯片内的存储阵列的密度的改进配置。
技术实现思路
[0004]根据一方面，将具有中央处理单元(CPU)微处理器芯片的集成架构键合至三维(3D)交叉点芯片。依据实施例，将3D交叉点芯片引入易失性存储器(VM)系统和非易失性存储器(NVM)系统两者内。将3D交叉点存储器键合至CPU芯片允许通过将3D交叉点芯片引入到VM系统和 NVM系统两者内而实现具有更高效率的更快数据处理和传输。可以存在 CPU与3D交叉点芯片的直接键合以及主机系统与存储器件(例如，固态驱动器(SSD))的键合。与常规系统相比，包括3D交叉点芯片允许缩短电路由距离。将3D交叉点存储器包括到主存储器当中并且将CPU键合至非易失性存储器(NVM)芯片提供了更好的CPU性能，因为在CPU与主存储器之间具有更短的距离。此外，与常规系统(例如，动态随机存取存储器(DRAM))相比，制造成本更低，并且提供了更高的数据存储能力、更高的信噪(S/N)比、更小的印刷电路板(PCB)面积消耗管芯尺寸、更低的位成本、诸如CPU、存储器、引擎等的功能模块的更密集的布置以及更快的处理速度。可以借助于数以百万计的短距离垂直金属互连将CPU核芯片键合至NVM芯片。例如，通孔、焊盘和/或接触结构，而非布置在存储阵列两侧的现有技术位线接触。不一定需要常规过硅通孔(TSV)结构。
[0005]根据另一方面，一种系统包括中央处理单元芯片以及耦接至中央处理单元芯片的存储芯片，该存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将所述多条字线耦接至衬底的多条字线接触以及将所述多条位线耦接至衬底的多条位线接触，所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。此外，中央处理单元芯片可以包括具有金属氧化物半导体场效应晶体管的核。此外，存储阵列可以是三维存储阵列，其中，多个存储单元具有第一末端和第二末端，多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端，多条字线耦接至所
述多个选择器的第一末端，并且多条位线耦接至所述多个存储单元的第二末端。此外，存储芯片可以通过多个互连键合至中央处理单元芯片。此外，多个互连可以通过键合界面对中央处理单元和存储芯片进行键合。
[0006]根据另一方面，一种存储器件包括非易失性存储器或易失性存储器中的至少一者，至少一个非易失性存储器或易失性存储器包括存储芯片，所述存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将所述多条字线耦接至衬底的多条字线接触以及将所述多条位线耦接至衬底的多条位线接触，所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。此外，存储器件可以是固态驱动器。此外，存储阵列可以是三维存储阵列，包括，多个存储单元具有第一末端和第二末端，多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端，多条字线耦接至所述多个选择器的第一末端，并且多条位线耦接至所述多个存储单元的第二末端。
[0007]根据另一方面，一种存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将多条字线耦接至衬底的多条字线接触以及将多条位线耦接至衬底的多条位线接触。所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。根据另一方面，一种系统包括具有中央处理单元芯片和耦接至中央处理单元芯片的存储芯片的主机系统以及包括非易失性存储器或易失性存储器中的至少一者的固态存储器件，所述至少一个非易失性存储器或易失性存储器包括存储芯片，所述存储芯片包括：衬底；存储阵列，所述存储阵列包括多个存储单元、多个选择器、耦接至选择器的多条字线，所述多条字线中的第一字线与存储阵列的第一末端相邻并且所述多条字线中的第二字线与存储阵列的第二末端相邻，以及耦接至存储单元的多条位线；将多条字线耦接至衬底的多条字线接触以及将多条位线耦接至衬底的多条位线接触，所述多条位线沿由第一字线和第二字线限定的衬底的长度铺设。此外，中央处理单元芯片可以包括具有金属氧化物半导体场效应晶体管的核。此外，在主机系统或固态存储器件中的至少一者的存储芯片内，存储阵列是三维存储阵列，其中，多个存储单元具有第一末端和第二末端，多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端，多条字线耦接至所述多个选择器的第一末端，并且多条位线耦接至所述多个存储单元的第二末端。此外，主机系统的存储芯片可以通过多个互连键合至中央处理单元芯片。此外，多个互连可以通过键合界面对中央处理单元和存储芯片进行键合。
附图说明
[0008]在参考下文对示例性实施例的描述以及附图考虑时，本公开内容的前述方面、特征和优点将得到进一步理解，其中，类似的附图标记表示类似的元素。在对本公开内容的示例性实施例的描述当中，可能为了清楚的原因而使用了特定术语。然而，无意使本公开内容的各个方面局限于所使用的特定术语。
[0009]图1是根据本公开的各个方面的三维交叉点存储器的区段的等轴视图。
[0010]图2是根据本公开各个方面的计算器件的功能图。
[0011]图3是根据本公开各个方面的存储器件的功能图。
[0012]图4是根据本公开的各个方面的存储芯片的区段的顶视图。
[0013]图5A是根据本公开的各个方面的存储器的区段的顶视图。
[0014]图5B是图5A的存储芯片的区段的侧视图。
具体实施方式
[0015]本技术应用于存储芯片架构领域，并且尤其关于存储芯片中使用的存储单元的配置。图1中示出了存储芯片中使用的存储阵列的一般化示例。具体而言，图1是三维交叉点存储阵列的区段的等轴视图。存储阵列10包括存储单元12a、12b以及选择器11a、11b。在存储单元12a与选择器11b 本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种系统，包括：中央处理单元芯片；以及键合至所述中央处理单元芯片的存储芯片，包括：衬底；存储阵列，包括：多个存储单元；多个选择器；耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述存储阵列的第一末端相邻并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及耦接至所述存储单元的多条位线；将所述多条字线耦接至所述衬底的多条字线接触；以及将所述多条位线耦接至所述衬底的多条位线接触，所述多条位线沿所述衬底的由所述第一字线和所述的第二字线限定的长度铺设。2.根据权利要求1所述的系统，其中，所述中央处理单元芯片包括具有金属氧化物半导体场效应晶体管的核。3.根据权利要求1所述的系统，其中，所述存储阵列是三维存储阵列，其中：所述多个存储单元具有第一末端和第二末端；所述多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存储单元的第一末端；所述多条字线耦接至所述多个选择器的第一末端；并且所述多条位线耦接至所述多个存储单元的第二末端。4.根据权利要求1所述的系统，其中，所述存储芯片通过多个互连键合至所述中央处理单元芯片。5.根据权利要求1所述的系统，其中，所述多个互连通过键合界面对所述中央处理单元和所述存储芯片进行键合。6.一种存储器件，包括：非易失性存储器或易失性存储器中的至少一者，所述至少一个非易失性存储器或易失性存储器包括：存储芯片，包括：衬底；存储阵列，包括：多个存储单元；多个选择器；耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述存储阵列的第一末端相邻并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及耦接至所述存储单元的多条位线；将所述多条字线耦接至所述衬底的多条字线接触；以及将所述多条位线耦接至所述衬底的多条位线接触，所述多条位线沿所述衬底的由所述第一字线和所述的第二字线限定的长度铺设。
7.根据权利要求6所述的存储器件，其中，所述存储器件是固态驱动器。8.根据权利要求6所述的存储器件，其中，所述存储阵列是三维存储阵列，其中：所述多个存储单元具有第一末端和第二末端；所述多个选择器具有第一末端和第二末端，所述多个选择器的第二末端耦接至所述多个存...
【专利技术属性】
技术研发人员：程卫华，刘峻，
申请(专利权)人：长江先进存储产业创新中心有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。