蚀刻方法、半导体芯片的制造方法及物品的制造方法技术

本发明专利技术的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。抑制在蚀刻后残留的部分变成多孔质。实施方式的蚀刻方法包括：在半导体基板(1)的表面形成包含凸部(3)的凹凸结构；对上述表面中的上述凸部(3)的上表面选择性地形成包含贵金属的催化剂层(6)；和向上述催化剂层(6)供给蚀刻液(7)，基于上述贵金属的作为催化剂的作用将上述半导体基板(1)进行蚀刻。

Etching method, semiconductor chip manufacturing method and article manufacturing method

【技术实现步骤摘要】
蚀刻方法、半导体芯片的制造方法及物品的制造方法本申请基于日本专利申请2018-021849(申请日：2018年2月9日)，由该申请享受优先权。本申请通过参照该申请而包括该申请的全部内容。
本专利技术的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。
技术介绍
作为在半导体晶片中形成孔或槽的方法，已知有蚀刻。作为蚀刻方法，例如已知有下述方法：在半导体晶片中形成掩模层，通过激光划片将掩模层进行图案化，将图案化后的掩模层作为蚀刻掩模使用而对半导体晶片进行等离子体蚀刻。另外，作为蚀刻，已知有MacEtch(Metal-AssistedChemicalEtching，金属辅助化学蚀刻)法。MacEtch法例如为使用贵金属作为催化剂而对包含硅的半导体基板进行蚀刻的方法。
技术实现思路
本专利技术所要解决的课题在于：抑制在蚀刻后残留的部分变成多孔质。根据第1方面，提供一种蚀刻方法，其包括：在半导体基板的表面形成包含凸部的凹凸结构；对上述表面中的上述凸部的上表面选择性地形成含有贵金属的催化剂层；和向上述催化剂层供给蚀刻液，基于上述贵金属的作为催化剂的作用而对上述半导体基板进行蚀刻。根据第2方面，提供一种半导体芯片的制造方法，其包括将半导体晶片通过第1方面所涉及的蚀刻方法进行蚀刻而单片化为半导体芯片，上述表面为上述半导体晶片的表面。根据第3方面，提供一种物品的制造方法，其包括通过第1方面所涉及的蚀刻方法对上述表面进行蚀刻。附图说明图1是概略地表示实施方式所涉及的蚀刻方法中的第1掩模层形成工序的剖视图。图2是概略地表示使用实施方式所涉及的蚀刻方法中的第1掩模层作为蚀刻掩模而对半导体基板的表面进行蚀刻的工序的剖视图。图3是概略地表示将实施方式所涉及的蚀刻方法中的第1掩模层除去的工序的剖视图。图4是概略地表示实施方式所涉及的蚀刻方法中的第3掩模层形成工序的剖视图。图5是概略地表示实施方式所涉及的蚀刻方法中的催化剂层形成工序的剖视图。图6是概略地表示实施方式所涉及的蚀刻方法中的蚀刻工序开始状态的剖视图。图7是概略地表示从图6中所示的状态起经过一定时间后的状态的剖视图。图8是概略地表示比较例中进行蚀刻的半导体基板的剖视图。图9是概略地表示比较例中的催化剂层形成工序的剖视图。图10是概略地表示比较例中的蚀刻工序的剖视图。图11是概略地表示实施方式所涉及的蚀刻方法中进行蚀刻的半导体基板的剖视图。图12是概略地表示实施方式所涉及的蚀刻方法中的催化剂层形成方法的剖视图。图13是概略地表示实施方式所涉及的蚀刻方法中的蚀刻工序的剖视图。图14是概略地表示其它实施方式所涉及的蚀刻方法中的第2掩模层形成工序的剖视图。图15是概略地表示其它实施方式所涉及的蚀刻方法中的半导体层形成工序的剖视图。图16是概略地表示其它实施方式所涉及的蚀刻方法中的第3掩模层形成工序的剖视图。图17是概略地表示在实施方式所涉及的半导体芯片制造方法中使用的半导体晶片的平面图。图18是沿着图17中所示的半导体晶片的XVIII-XVIII线的剖视图。图19是概略地表示实施方式所涉及的半导体芯片制造方法中的半导体层形成工序的平面图。图20是沿着图19中所示的半导体晶片的XX-XX线的剖视图。图21是概略地表示实施方式所涉及的半导体芯片制造方法中的第3掩模层形成工序的平面图。图22是沿着图21中所示的半导体晶片的XXII-XXII线的剖视图。图23是概略地表示实施方式所涉及的半导体芯片制造方法中的催化剂层形成工序的平面图。图24是沿着图23中所示的半导体晶片的XXIV-XXIV线的剖视图。图25是概略地表示通过图17至图24中所示的方法而得到的结构的一个例子的平面图。图26是沿着图25中所示的半导体晶片的XXVI-XXVI线的剖视图。图27是表示形成有凸部和第3掩模层的半导体晶片的截面的显微镜照片。图28是表示在图27中所示的结构物上形成催化剂层而得到的结构的截面的显微镜照片。图29是表示对图28中所示的结构物进行蚀刻而得到的结构的截面的显微镜照片。图30是表示对不具有包含凸部的凹凸结构的半导体晶片进行蚀刻而得到的结构物的截面的显微镜照片。具体实施方式以下，参照附图对实施方式进行详细说明。需要说明的是，对于发挥同样或类似的功能的构成要素在全部的附图中标注同一参照符号，省略重复的说明。另外，本说明书中，“显微镜照片”为扫描电子显微镜照片。首先，参照图1至图7，对一实施方式所涉及的蚀刻方法进行说明。在该方法中，首先，准备图1中所示的半导体基板1。半导体基板1的表面的至少一部分由半导体形成。半导体例如从硅(Si)；锗(Ge)；由砷化镓(GaAs)及氮化镓(GaN)等III族元素与V族元素的化合物形成的半导体；以及碳化硅(SiC)中选择。根据一个例子，半导体基板1含有硅。需要说明的是，这里使用的用语“族”是短周期型周期表的“族”。半导体基板1例如为半导体晶片。在半导体晶片中，可以掺杂有杂质，也可以形成有晶体管或二极管等半导体元件。另外，半导体晶片的主表面可以相对于半导体的任一结晶面平行。接着，如图1中所示的那样，在半导体基板1的表面形成第1掩模层2。第1掩模层2是用于在半导体基板1的表面形成后述的凸部的层。第1掩模层2具有1个以上的开口部。作为第1掩模层2的材料，只要是保护半导体基板1的表面中的被第1掩模层2被覆的区域免于蚀刻的材料，则可以使用任意的材料。作为那样的材料，例如可列举出聚酰亚胺、氟树脂、酚醛树脂、丙烯酸树脂及酚醛清漆树脂等有机材料。第1掩模层2例如可以通过现有的半导体工艺来形成。由有机材料形成的第1掩模层2例如可以通过光刻来形成。接着，如图2中所示的那样，以第1掩模层2作为蚀刻掩模对半导体基板1进行蚀刻。若对半导体基板1进行蚀刻，则在半导体基板1的表面形成凸部3。蚀刻例如为干式蚀刻。作为干式蚀刻，例如可列举出使用了SF6、CF4、C2F6、C3F8、CClF2、CCl4、PCl3或CBrF3等气体的等离子体蚀刻。凸部3的高度h1优选在0.001μm至1μm的范围内，更优选在0.15μm至0.5μm的范围内。若高度h1过小，则由于在形成后述的催化剂层6时贵金属元素向半导体基板1中后述的第3掩模层4的正下面的区域扩散，所以变得容易向相对于半导体基板1的厚度方向交叉的方向进行蚀刻。高度h1的上限没有特别限定，但通常为10μm以下。需要说明的是，这里，“高度h1”是通过以下的方法而得到的值。首先，用扫描电子显微镜(SEM)对包含凸部3的半导体基板1的截面进行拍摄。倍率设定为10000倍至100000倍的范围内。接着，对于图像中的凸部3测定高度。具体而言，测定凸部3的左侧的侧壁的高度和凸部3的右侧的侧壁的高度。在凸部3的左右的侧壁的高度相同的情况下，将任一侧壁的高度设为“高度h1”。在凸部3的左右的侧壁的高度不同的情况下，将较低的侧壁的高度设为“高度h1”。接着，如图3中所示的那样，将第1掩模层2除去。接着，如图4中所示的那样，在半导体基板1的表面形成第3掩模层4。第3掩模层4在凸部3的位置具有开口部。例如，开口部的尺寸及形状与凸部3的上表面的尺寸及形状相同。第3掩模层4具有高度与凸部3的上表面相等或高度比其高的上表面。第3掩模层4对于用于对半导体基板1进行蚀刻的蚀刻液本文档来自技高网...

【技术保护点】
1.一种蚀刻方法，其包括：在半导体基板的表面形成包含凸部的凹凸结构；对所述表面中的所述凸部的上表面选择性地形成包含贵金属的催化剂层；和向所述催化剂层供给蚀刻液，基于所述贵金属的作为催化剂的作用将所述半导体基板进行蚀刻。

【技术特征摘要】
2018.02.09 JP 2018-0218491.一种蚀刻方法，其包括：在半导体基板的表面形成包含凸部的凹凸结构；对所述表面中的所述凸部的上表面选择性地形成包含贵金属的催化剂层；和向所述催化剂层供给蚀刻液，基于所述贵金属的作为催化剂的作用将所述半导体基板进行蚀刻。2.根据权利要求1所述的蚀刻方法，其中，所述凹凸结构的形成包括：在所述表面形成具有开口部的第1掩模层；使用所述第1掩模层作为蚀刻掩模将所述表面进行蚀刻；和将所述第1掩模层除去。3.根据权利要求1所述的蚀刻方法，其中，所述凹凸结构的形成包括：在所述表面形成具有开口部的第2掩模层；和在所述表面上且所述开口部的位置形成半导体层。4.根据权利要求3所述的蚀刻方法，其中，通过外延生长法而形成所述半导体层。5.根据权利要求1所述的蚀刻方法，其中，所述催化剂层的形成在第3掩模层的存在下进行，所述第3掩模层在所述凸部的位置开口且具有高度与所述凸部的上表面相等或高度比其高的上表面。6.根据权利要求5所述的蚀刻方法，其...

【专利技术属性】
技术研发人员：松尾圭一郎，小幡进，佐野光雄，樋口和人，下川一生，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本,JP