半导体结构及其制作方法技术

本发明专利技术公开一种半导体结构及其制作方法，该半导体结构包含有一基底，该基底中包含有一扩散区，一晶体管结构，位于该基底上，以及一电阻式随机存取存储器(RRAM)位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。

Semiconductor Structure and Its Fabrication Method

The present invention discloses a semiconductor structure and its fabrication method. The semiconductor structure includes a substrate, which contains a diffusion region, a transistor structure, and a resistive random access memory (RRAM) on the substrate. The resistive random access memory includes at least one metal silicide layer directly contacting the diffusion region, and The lower electrode, the resistance conversion layer and the upper electrode are sequentially located on the metal silicide layer.

【技术实现步骤摘要】
半导体结构及其制作方法
本专利技术涉及一种半导体元件，特别是涉及一种晶体管与一种电阻式随机存取存储器的结构及其制作方法。
技术介绍
电阻式随机存取存储器(Resistiverandomaccessmemory,RRAM)具有简单结构、低工作电压、高运作速度、良好耐久性且与CMOS制作工艺相容等优点。RRAM是可替代传统的闪存存储器的最有前景的替代物，以达到缩小元件尺寸目的。RRAM正在诸如光盘和非挥发性存储器阵列的各种元件中被广泛应用。RRAM单元将数据存储在能够被引发相变的材料层内。在所有或部分的层内，材料可以引发相变，并在高电阻状态和低电阻状态之间互相切换。不同的电阻状态被侦测后，可以表示为"0"或"1"。在典型的RRAM单元中，数据存储层包括非晶金属氧化物，在施加足够的电压后，电压可形成跨越过数据存储层的金属桥，也就形成低电阻状态。接着，可以通过施加高电流密度的脉冲或以其他方式，以分解或融化所有或部分的金属结构，使金属桥断裂，并且恢复高电阻状态。然后当数据存储层迅速冷却后，将再次从高电阻状态转变成低电阻状态。
技术实现思路
本专利技术提供一种半导体结构，包含有一基底，该基底中包含有一扩散区，一晶体管结构，位于该基底上，以及一电阻式随机存取存储器(RRAM)位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。本专利技术另提供一种半导体结构的制作方法，首先，提供一基底，该基底中形成有一扩散区，接着形成一晶体管结构于该基底上，以及形成一电阻式随机存取存储器(RRAM)于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序形成于该金属硅化物层上。本专利技术的其中一特征，在于制作过程中，将晶体管的高介电常数层以及RRAM中的电阻转换层，利用同一步骤的同一材料层形成。因此最终完成的晶体管的高介电常数层以及RRAM中的电阻转换层将会包含有同样材质。如此可以节省制作工艺步骤，并且将RRAM制作工艺与晶体管制作工艺整合。附图说明图1、图2、图3、图4与图5为本专利技术第一优选实施例的制作半导体结构的流程图；图2A为本专利技术另一实施例的半导体结构的结构示意图；图6、图7与图8为本专利技术第二优选实施例的制作半导体结构的流程图。主要元件符号说明10基底12晶体管区14存储器区16扩散区20介电层22下电极材料层24图案化掩模层30金属硅化物层42高介电常数层43电阻转换层44金属层46图案化掩模层48栅极材料层50电阻式随机存取存储器(RRAM)52栅极结构54源/漏极区域60介电层62接触结构62A接触结构62B接触结构62C接触结构120介电层121第一开口122第二开口142高介电常数层143电阻转换层144金属层146导电层150电阻式随机存取存储器(RRAM)150a顶面152栅极结构152a顶面154源/漏极区域156接触结构160介电层162接触结构162A接触结构162B接触结构162C接触结构P1退火步骤P2平坦化步骤具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。请参考图1、图2、图3、图4与图5，其绘示根据本专利技术第一优选实施例的制作半导体结构的流程图。首先，如图1所示，提供一基底10，例如为硅基底，基底上定义有一晶体管区12以及相邻的一存储器区14，其中在后续步骤中，预定形成一晶体管结构于晶体管区12内，也形成一电阻式随机存取存储器(Resistiverandomaccessmemory,RRAM)于存储器区14内。基底10中形成有一扩散区16，例如为N型扩散区或P型扩散区。扩散区16同时位于存储器区14以及部分晶体管区12的基底10中。接着依序形成一金属层20、一下电极材料层22以及一图案化掩模层24于基底10上。其中金属层20例如为钛或钽等金属材质，下电极材料层22例如为氮化钛或氮化钽等材质，而图案化掩模层24即定义出后续形成于存储器区14中的RRAM的位置。接下来，请参考图2，先以图案化掩模层24为一保护层，进行一蚀刻步骤移除未被图案化掩模层24覆盖的部分下电极材料层22与金属层20，接下来进行一退火步骤P1，使直接接触到基底10的金属层20转化为一金属硅化物层30，形成如图2所示的结构。另外，金属硅化物层30将会直接接触扩散区16。本实施例中，以蚀刻的方式图案化金属硅化物层30以及下电极材料层22，因此金属硅化物层30以及下电极材料层22的侧壁切齐。上述图1与图2中所描述的各元件制作方法与材料等，属于本领域的常见技术，因此在此不多加赘述。在本专利技术的另外一实施例中，请参考图2A，形成金属硅化物层30之前，以自对准制作工艺(self-alignedprocess)进行后续的图案化步骤，也就是以垂直蚀刻等方式移除部分的下电极材料层22以及金属层20，因此图案化后的下电极材料层22可能会覆盖住金属硅化物层30的侧壁，该实施例也属于本专利技术的涵盖范围内。不过后续的步骤仍以图2所示的结构为例继续说明。接下来，如图3所示，在晶体管区12以及存储器区14内，依序形成一高介电常数层42、一金属层44以及一图案化掩模层46。其中高介电常数层42包含例如介电常数大于4的介电材料，例如是选自氧化铪(hafniumoxide，HfO2)、硅酸铪氧化合物(hafniumsiliconoxide，HfSiO4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride，HfSiON)、氧化铝(aluminumoxide，Al2O3)、氧化镧(lanthanumoxide，La2O3)、氧化钽(tantalumoxide，Ta2O5)、氧化钇(yttriumoxide，Y2O3)、氧化锆(zirconiumoxide，ZrO2)、钛酸锶(strontiumtitanateoxide，SrTiO3)、硅酸锆氧化合物(zirconiumsiliconoxide，ZrSiO4)、锆酸铪(hafniumzirconiumoxide，HfZrO4)、锶铋钽氧化物(strontiumbismuthtantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(leadzirconatetitanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(bariumstrontiumtitanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。本专利技术的其中一特征在于，高介电常数层42不仅位于晶体管区12的基底10上，同时也覆盖于存储器区14内的下电极材料层22上。因此在后续步骤中，此高介电常数层42不仅可当作晶体管中的高介电常数层，同时可当作RRAM结构中的电阻转换层(一般RRAM至少包含一下电极、电阻转换层本文档来自技高网...

【技术保护点】
1.一种半导体结构，包含有:基底，该基底中包含有一扩散区；晶体管结构，位于该基底上；以及电阻式随机存取存储器(RRAM)，位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。

【技术特征摘要】
1.一种半导体结构，包含有:基底，该基底中包含有一扩散区；晶体管结构，位于该基底上；以及电阻式随机存取存储器(RRAM)，位于该基底上，其中该电阻式随机存取存储器包含有至少一金属硅化物层直接接触该扩散区，以及一下电极、一电阻转换层与一上电极依序位于该金属硅化物层上。2.如权利要求1所述的半导体结构，其中该晶体管结构包含有栅极结构，且该栅极结构包含有高介电常数层，该高介电常数层的材质与该电阻转换层的材质相同。3.如权利要求2所述的半导体结构，其中该栅极结构的一顶面与该电阻式随机存取存储器的一顶面切齐。4.如权利要求1所述的半导体结构，其中该电阻转换层具有一U型剖面。5.如权利要求1所述的半导体结构，其中该电阻转换层具有一倒U型剖面结构剖面。6.如权利要求1所述的半导体结构，其中该晶体管结构包含有源/漏极区位于该基底中，且该源/漏极区直接接触该扩散区。7.如权利要求1所述的半导体结构，其中该下电极层的一侧壁与该金属硅化物层的一侧壁切齐。8.如权利要求1所述的半导体结构，其中该下电极层覆盖该金属硅化物层的一侧壁。9.如权利要求1所述的半导体结构，其中该下电极的材质包含氮化钛。10.如权利要求1所述的半导体结构，其中还包含多个接触结构，分别电连接该电阻式随机存取存储器与该晶体管结构。11.一种半导体结构的制作方法，包含有:提供一基底，该基底中形成有一扩散区；形成一晶体管结构于该基底上；以及形成一电阻式随机存取存储器(RR...

【专利技术属性】
技术研发人员：刘志建，谢朝景，杨玉如，周孝邦，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71