具有多个细丝的RRAM存储器单元、存储器电路及其形成方法技术

在一些实施例中，本发明专利技术涉及一种存储器电路，其中，存储器电路具有布置在衬底上方的介电结构内的第一电阻式随机存取存储器(RRAM)元件和第二RRAM元件。第一RRAM元件具有通过第一数据存储层分离的第一分离电极和第一结合电极。第二RRAM元件具有通过第二数据存储层分离的第二分离电极和第二结合电极。控制器件设置在衬底内并具有连接至第一结合电极和第二结合电极的第一端子以及连接至字线的第二端子。本发明专利技术的实施例还提供了具有多个细丝的RRAM存储器单元、存储器电路的形成方法。

【技术实现步骤摘要】
具有多个细丝的RRAM存储器单元、存储器电路及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及具有多个细丝的RRAM存储器单元、存储器电路及其形成方法。
技术介绍
许多现代电子器件包括配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在通电时存储数据，而非易失性存储器(NVM)能够在去除电源时存储数据。电阻式随机存取存储器(RRAM)由于其简单的结构和其与CMOS逻辑制造工艺的兼容性，而成为下一代非易失性存储器的有前途的候选者。
技术实现思路
根据本专利技术的一方面，提供了一种存储器电路，包括：第一电阻式随机存取存储器(RRAM)元件，布置在衬底上方的介电结构内并且具有通过第一数据存储层分离的第一分离电极和第一结合电极；第二电阻式随机存取存储器元件，布置在所述介电结构内并且具有通过第二数据存储层分离的第二分离电极和第二结合电极；以及控制器件，设置在所述衬底内并具有连接至所述第一结合电极和所述第二结合电极的第一端子和连接至字线的第二端子。根据本专利技术的另一方面，提供了一种存储器电路，包括：第一电阻式随机存取存储器(RRAM)元件，布置在衬底上方的介电结构内并且具有通过第一数据存储层分离的第一分离电极和第一结合电极；第二电阻式随机存取存储器元件，布置在所述介电结构内并且具有通过第二数据存储层分离的第二分离电极和第二结合电极；以及导电元件，从所述第一数据存储层正下方连续延伸至所述第二数据存储层正下方，其中，所述导电元件配置为将所述第一结合电极电连接至所述第二结合电极。根据本专利技术的又一方面，提供了一种形成存储器电路的方法，包括：在衬底上方的下部层间介电(ILD)层内形成下部互连层；在所述下部互连层上方形成结合电极结构；在所述结合电极结构上方形成数据存储膜；在所述数据存储膜上方形成分离电极结构；以及图案化所述数据存储膜、所述分离电极结构和所述结合电极结构，以在所述下部互连层和第一分离电极之间形成第一数据存储层，并在所述下部互连层和第二分离电极之间形成第二数据存储层。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1示出具有RRAM(电阻式随机存取存储器)单元的存储器电路的一些实施例的示意图，其中，RRAM单元具有多个RRAM元件。图2示出包括具有RRAM单元的存储器电路的集成芯片的一些实施例的截面图，其中，RRAM单元具有分别配置为形成导电细丝的多个RRAM元件。图3示出包括具有RRAM单元的存储器电路的集成芯片的一些额外的实施例的截面图，其中，RRAM单元具有多个RRAM元件。图4示出具有逻辑区和嵌入式存储器区的集成芯片的一些额外的实施例的截面图，其中，嵌入式存储器区包括具有多个RRAM元件的RRAM单元。图5示出包括具有RRAM单元的存储器电路的集成芯片的一些额外的实施例的截面图，其中，RRAM单元具有多个RRAM元件。图6示出包括具有RRAM单元的存储器电路的集成芯片的一些额外的实施例的截面图，其中，RRAM单元具有多个RRAM元件。图7示出具有RRAM单元的存储器阵列的一些实施例的示意图，其中，RRAM单元分别包括多个RRAM元件。图8A-图8B示出具有RRAM单元的存储器电路的操作条件的一些实施例，其中，RRAM单元具有多个RRAM元件。图9-图17示出形成包括具有RRAM单元的存储器电路的集成芯片的方法的一些实施例的截面图，其中，RRAM单元具有多个RRAM元件。图18示出形成包括具有RRAM单元的存储器电路的集成芯片的方法的一些实施例的流程图，其中，RRAM单元具有多个RRAM元件。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。电阻式随机存取存储器(RRAM)单元典型地包括布置在导电电极之间的高k介电材料层，其中，导电电极设置在后段制程(BEOL)的堆叠件内。RRAM单元配置为基于电阻状态之间的可逆切换的工艺进行操作。通过选择性地形成穿过高k介电材料层的导电细丝来确保这种可逆切换。例如，通常为绝缘的高k介电材料层可以通过在导电电极上施加电压以形成延伸穿过高k介电材料层的导电细丝而进行导电。具有第一(例如，高)电阻的高k介电材料层对应于第一数据状态(例如，逻辑‘0’)，以及具有第二(例如，低)电阻的高k介电材料层对应于第二数据状态(例如，逻辑‘1’)。高k介电材料层的电阻基于导电细丝的尺寸。例如，具有第一尺寸(例如，宽度)的导电细丝将为RRAM单元提供与具有不同的第二尺寸的导电细丝不同的电阻。导电细丝的尺寸可以基于用于在高k介电材料层内形成初始导电细丝的电压和/或电流。然而，由于用于形成初始导电细丝的电压和/或电流是有限的，所以细丝提供有限减小的RRAM单元的电阻，从而可能导致性能劣化。例如，电阻的有限减小导致RRAM单元具有高电阻数据状态，这限制了可用于读取RRAM单元的电流。可用于读取RRAM单元的有限电流导致第一数据状态(例如，‘0’)与第二数据状态(例如，‘1’)之间的读取电流(即，读取电流窗口)的小差值。读取电流的小差值使得难以准确地从RRAM单元读取数据状态。在各个实施例中，本专利技术涉及具有RRAM单元的存储器电路，其中，RRAM单元包括分别配置为形成导电细丝的多个RRAM元件。存储器电路具有第一RRAM元件，其中，第一RRAM元件布置在位于衬底上方的介电结构内并且具有通过第一数据存储层间隔开的第一分离(disjunct)电极第一结合(conjunct)电极。第二RRAM元件布置在介电结构内并且具有通过第二数据存储层间隔开的第二分离电极和第二结合电极。第一结合电极电连接至第二结合电极。电连接第一RRAM元件和第二RRAM元件允许读取电流描述通过第一RRAM元件和第二RRAM元件产生的单个数据状态。通过组合描述单个数据状态的读取电流，存储器单元的整体读取电流增加，并且由于单个导电细丝的有限电阻而导致的性能劣化得到缓解。图1示出具有包括多个RRAM元件的电阻式随机存取存储器(RRAM)单元的存储器电路100的一些实施例的示意图。存储器电路100包括RRAM单元102，其中，RRAM单本文档来自技高网...

【技术保护点】
1.一种存储器电路，包括：第一电阻式随机存取存储器(RRAM)元件，布置在衬底上方的介电结构内并且具有通过第一数据存储层分离的第一分离电极和第一结合电极；第二电阻式随机存取存储器元件，布置在所述介电结构内并且具有通过第二数据存储层分离的第二分离电极和第二结合电极；以及控制器件，设置在所述衬底内并具有连接至所述第一结合电极和所述第二结合电极的第一端子和连接至字线的第二端子。

【技术特征摘要】
2017.08.30 US 62/552,078;2018.02.26 US 15/904,9631.一种存储器电路，包括：第一电阻式随机存取存储器(RRAM)元件，布置在衬底上方的介电结构内并且具有通过第一数据存储层分离的第一分离电极和第一结合电极；第二电阻式随机存取存储器元件，布置在所述介电结构内并且具有通过第二数据存储层分离的第二分离电极和第二结合电极；以及控制器件，设置在所述衬底内并具有连接至所述第一结合电极和所述第二结合电极的第一端子和连接至字线的第二端子。2.根据权利要求1所述的存储器电路，其中，所述第一数据存储层和所述第二数据存储层配置为共同地存储单个数据状态。3.根据权利要求1所述的存储器电路，其中，所述第一结合电极和所述第二结合电极是从所述第一数据存储层正下方连续延伸至所述第二数据存储层正下方的共享电极。4.根据权利要求1所述的存储器电路，其中，所述第一结合电极通过下部互连层连接至所述第二结合电极，其中，所述下部互连层设置所述第一结合电极和所述控制器件之间的位置处的所述介电结构内。5.根据权利要求1所述的存储器电路，其中，所述第一结合电极通过从所述第一数据存储层正下方连续延伸至所述第二数据存储层正下方的下部互连层连接至所述第二结合电极。6.根据权利要求5...

【专利技术属性】
技术研发人员：杨晋杰，张至扬，朱文定，廖钰文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71