一种集成电路及其形成方法技术

本申请的各个实施例涉及形成用于存储器的平坦的通孔顶面的方法以及由该方法产生的集成电路(IC)。在一些实施例中，在所述介电层中实施蚀刻以形成开口。形成覆盖介电层并且内衬于开口的衬垫层。形成覆盖介电层并且填充位于衬垫层上方的开口的剩余部分的下部主体层。将下部主体层的顶面和衬垫层的顶面凹进到介电层的顶面下面以部分地清除开口。形成覆盖介电层并且部分地填充开口的同质的上部主体层。对同质的上部主体层实施平坦化直到到达介电层。本发明专利技术实施例涉及一种集成电路及其形成方法。

An Integrated Circuit and Its Formation Method

The various embodiments of the present application relate to a method of forming a flat through-hole top surface for memory and an integrated circuit (IC) generated by the method. In some embodiments, etching is performed in the dielectric layer to form an opening. A liner covering the dielectric layer and lining the opening is formed. The lower main layer is formed to cover the dielectric layer and is filled with the remaining part of the opening above the liner. The top surface of the lower main layer and the top surface of the liner are concaved below the top surface of the dielectric layer to partially remove the opening. A homogeneous upper main layer covering the dielectric layer and partially filling the opening is formed. The homogeneous upper main layer is flattened until it reaches the dielectric layer. The embodiment of the present invention relates to an integrated circuit and its forming method.

【技术实现步骤摘要】
一种集成电路及其形成方法
本专利技术实施例涉及一种集成电路及其形成方法。
技术介绍
许多现代电子器件包括非易失性存储器。非易失性存储器是能够在没有电源的情况下存储数据的电子存储器。下一代非易失性存储器的一些有前景的候选者包括电阻式随机存取存储器(RRAM)和磁阻式随机存取存储器(MRAM)。RRAM和MRAM具有相对简单的结构，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。
技术实现思路
根据本专利技术的一些实施例，提供了一种集成电路(IC)，包括：导电引线；通孔介电层，位于所述导电引线上方；通孔，延伸穿过所述通孔介电层至所述导电引线，其中，所述通孔包括导电主体和导电衬垫，其中，所述导电衬垫罩住所述导电主体的下侧并且具有凹进为低于所述通孔的顶面的顶面，并且其中，所述导电主体悬置于所述导电衬垫的顶面之上并限定所述通孔的顶面；以及存储器单元，直接位于所述通孔的顶面上。根据本专利技术的另一些实施例，还提供了一种形成集成电路的方法，所述方法包括：在通孔介电层中实施蚀刻以形成位于导电引线上方并暴露所述导电引线的开口，所述导电引线位于所述通孔介电层下方；形成覆盖所述通孔介电层并内衬于所述开本文档来自技高网...

【技术保护点】
1.一种集成电路(IC)，包括：导电引线；通孔介电层，位于所述导电引线上方；通孔，延伸穿过所述通孔介电层至所述导电引线，其中，所述通孔包括导电主体和导电衬垫，其中，所述导电衬垫罩住所述导电主体的下侧并且具有凹进为低于所述通孔的顶面的顶面，并且其中，所述导电主体悬置于所述导电衬垫的顶面之上并限定所述通孔的顶面；以及存储器单元，直接位于所述通孔的顶面上。

【技术特征摘要】
2017.08.18 US 62/547,230;2017.11.27 US 15/823,0121.一种集成电路(IC)，包括：导电引线；通孔介电层，位于所述导电引线上方；通孔，延伸穿过所述通孔介电层至所述导电引线，其中，所述通孔包括导电主体和导电衬垫，其中，所述导电衬垫罩住所述导电主体的下侧并且具有凹进为低于所述通孔的顶面的顶面，并且其中，所述导电主体悬置于所述导电衬垫的顶面之上并限定所述通孔的顶面；以及存储器单元，直接位于所述通孔的顶面上。2.根据权利要求1所述的集成电路，其中，所述通孔的顶面从所述通孔的第一侧壁连续地延伸至所述通孔的第二侧壁，并且其中，所述通孔的第一侧壁和第二侧壁位于所述通孔的相对两侧上并且直接接触所述通孔介电层。3.根据权利要求1所述的集成电路，其中，所述存储器单元包括底电极，位于所述底电极上方的数据存储元件，以及位于所述数据存储元件上方的顶电极，并且其中，所述底电极的底面直接接触所述通孔的顶面和所述通孔介电层的顶面。4.根据权利要求1所述的集成电路，其中，所述导电衬垫是连续的并且直接接触所述通孔介电层的侧壁和所述导电主体的侧壁，其中，所述导电衬垫具有凹进为低于所述导电衬垫的顶面的上表面，并且其中，所述导电主体直接接触所述导电衬垫的顶面和所述导电衬垫的上表面。5.根据权利要求4所述的集成电路，其中，所述导电衬垫直接接触所述导电引线。6.根据权利要求1所述的集成电路，其中，所述导电衬垫阻挡所述导电主体的材料扩散至所述通孔介电层和所述导电引线。7.根据权利要求1所述的集成电路，其中，所述通孔介电层包括下部介电层...

【专利技术属性】
技术研发人员：陈侠威，张至扬，杨晋杰，杨仁盛，石昇弘，萧栋升，朱文定，廖钰文，陈奕静，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71