存储器电路及其形成方法技术

本发明专利技术涉及一种具有共享控制器件的存储器电路，共享控制器件用于访问目标存储器件和互补存储器件以用于改善差分感测。存储器电路具有控制器件，其中，该控制器件布置在衬底内并且具有连接至电源线的第一端子、连接至字线的第二端子、和第三端子。第一存储器件具有通过第一数据存储层分离的第一上部电极与第一下部电极。第一上部电极连接至第三端子，以及第一下部电极连接至第一位线。第二存储器件具有通过第二数据存储层分离的第二上部电极与第二下部电极。第二上部电极连接至第二位线，并且第二下部电极连接至第三端子。本发明专利技术还涉及存储器电路的形成方法。

Memory Circuit and Its Formation Method

The invention relates to a memory circuit with a shared controller device for accessing target memory devices and complementary memory devices for improving differential sensing. The memory circuit has a control device, in which the control device is arranged in a substrate and has a first terminal connected to the power line, a second terminal connected to the word line, and a third terminal. The first memory device has a first upper electrode separated from the first data storage layer. The first upper electrode is connected to the third terminal, and the first lower electrode is connected to the first line. The second memory device has a second upper electrode and a second lower electrode separated by a second data storage layer. The second upper electrode is connected to the second line, and the second lower electrode is connected to the third terminal. The invention also relates to a method for forming a memory circuit.

【技术实现步骤摘要】
存储器电路及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及存储器电路及其形成方法。
技术介绍
许多现代电子器件包括配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在通电时存储数据，而非易失性存储器(NVM)在去除电源时能够存储数据。与传统的NVM器件(例如，闪存、EEPROM等)不同，用于下一代NVM技术的许多有前途的候选者使用位于集成芯片的后段制程(BEOL)内(例如，位于半导体衬底上方的金属互连层之间)的存储器单元。
技术实现思路
根据本专利技术的一方面，提供了一种存储器电路，包括：控制器件，布置在衬底内，并且具有连接至电源线的第一端子、连接至字线的第二端子、和第三端子；第一存储器件，具有通过第一数据存储层分离的第一上部电极与第一下部电极，其中，所述第一上部电极连接至所述第三端子并且所述第一下部电极连接至第一位线；以及第二存储器件，具有通过第二数据存储层分离的第二上部电极与第二下部电极，其中，所述第二上部电极连接至第二位线，并且所述第二下部电极连接至所述第三端子。根据本专利技术的另一方面，提供了一种存储器电路，包括：控制器本文档来自技高网...

【技术保护点】
1.一种存储器电路，包括：控制器件，布置在衬底内，并且具有连接至电源线的第一端子、连接至字线的第二端子、和第三端子；第一存储器件，具有通过第一数据存储层分离的第一上部电极与第一下部电极，其中，所述第一上部电极连接至所述第三端子并且所述第一下部电极连接至第一位线；以及第二存储器件，具有通过第二数据存储层分离的第二上部电极与第二下部电极，其中，所述第二上部电极连接至第二位线，并且所述第二下部电极连接至所述第三端子。

【技术特征摘要】
2017.08.16 US 15/678,5571.一种存储器电路，包括：控制器件，布置在衬底内，并且具有连接至电源线的第一端子、连接至字线的第二端子、和第三端子；第一存储器件，具有通过第一数据存储层分离的第一上部电极与第一下部电极，其中，所述第一上部电极连接至所述第三端子并且所述第一下部电极连接至第一位线；以及第二存储器件，具有通过第二数据存储层分离的第二上部电极与第二下部电极，其中，所述第二上部电极连接至第二位线，并且所述第二下部电极连接至所述第三端子。2.根据权利要求1所述的存储器电路，其中，所述控制器件包括晶体管器件，其中，所述晶体管器件具有连接至所述电源线的源极区、连接至所述字线的栅极结构以及连接至所述第一上部电极和所述第二下部电极的漏极区。3.根据权利要求1所述的存储器电路，其中，所述第一存储器件和所述第二存储器件是电阻式随机存取存储(RRAM)器件。4.根据权利要求1所述的存储器电路，还包括：第一层间介电(ILD)结构，位于所述第一存储器件和所述衬底之间；第二层间介电结构，位于所述第一层间介电结构上方并且围绕所述第一存储器件；以及第三层间介电结构，位于所述第二层间介电结构上方并且围绕所述第二存储器件。5.根据权利要求4所述的存储器电路，还包括：多个第一互连层，布置在所述第一层间介电结构内，以及多个第二互连层，布...

【专利技术属性】
技术研发人员：蔡竣扬，黄国钦，翁烔城，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71