去除浮栅存储器氧化层表面电子的方法及装置制造方法及图纸

本发明专利技术实施例提供了一种去除浮栅存储器氧化层表面电子的方法及装置，包括：对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，负压弱擦除操作包括对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。本发明专利技术实施例提供了一种去除浮栅存储器氧化层表面电子的方法及装置，对存储单元进行负压弱擦除操作，去除氧化层表面俘获的电子，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。

【技术实现步骤摘要】
去除浮栅存储器氧化层表面电子的方法及装置
本专利技术实施例涉及非易失性存储器
，尤其涉及一种去除浮栅存储器氧化层表面电子的方法及装置。
技术介绍
浮栅存储器采用浮栅场效应管作为基本的存储单元，浮栅和沟道之间用氧化层隔离。写数据的过程是栅极加正压将电子拉入浮栅中。电子即使在浮栅存储器掉电后，仍然会存留在浮栅中。擦除数据过程则在栅极施压反向电压，通过隧穿效应将电子拉出浮栅。由于浮栅中电子的漏电流，以及多次的写或擦除操作会使得氧化层表面俘获电子，形成电子层。这个电子层会干扰正常的写或擦除操作，从而影响浮栅存储器的性能。但是目前并没有很好的办法来解决这个问题。
技术实现思路
有鉴于此，本专利技术实施例提供了一种去除浮栅存储器氧化层表面电子的方法及装置，去除氧化层表面俘获的电子，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。第一方面，本专利技术实施例提供了一种去除浮栅存储器氧化层表面电子的方法，包括：对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值，所述至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。可选的，所述第一电压的数值范围为大于或等于-1V，小于或等于0V；所述第二电压的数值范围为大于或等于9V，小于或等于10V。可选的，所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。可选的，对所述浮栅存储器进行上电操作和负压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。可选的，对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。可选的，在所述擦除操作过程中，对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值范围小于所述第四电压的数值范围，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。可选的，所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；所述第四电压的数值范围为大于或等于9V，小于或等于10V。第二方面，本专利技术实施例提供了一种去除浮栅存储器氧化层表面电子的装置，包括：负压弱擦除模块，所述负压弱擦除模块用于对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值。可选的，所述第一电压的数值范围为大于或等于-1V，小于或等于0V；所述第二电压的数值范围为大于或等于9V，小于或等于10V。可选的，还包括上电模块和擦除模块；所述上电模块和所述擦除模块分别与所述负压弱擦除模块相连，用于所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。可选的，还包括记录模块，所述记录模块分别与所述上电模块和所述负压弱擦除模块相连，用于对所述浮栅存储器进行上电操作和压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。可选的，所述擦除模块对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。可选的，所述擦除模块在所述擦除操作过程中，所述负压弱擦除模对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；所述擦除模块对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值范围小于所述第四电压的数值范围，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。可选的，所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；所述第四电压的数值范围为大于或等于9V，小于或等于10V。本专利技术实施例提供的去除浮栅存储器氧化层表面电子的方法及装置，对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，即对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空，总的来说，是在基底和栅极之间形成了一个电场，该电场方向是从基底指向栅极的，因此电子便会在电场力的作用下，从隧穿氧化层中被拉出来，脱离隧穿氧化层中缺陷的捕获，从而解决长期使用后浮栅存储器性能的衰退问题，延长浮栅存储器的使用寿命。附图说明图1为本专利技术实施例一提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图；图2为本专利技术实施例一提供的一种浮栅存储器的结构示意图；图3为本专利技术实施例二提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图；图4为本专利技术实施例三提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图；图5所示为本专利技术实施例四提供的一种去除浮栅存储器氧化层表面电子的装置的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例一图1为本专利技术实施例提供的一种去除浮栅存储器氧化层表面电子的方法的流程示意图，该装置可以由去除浮栅存储器氧化层表面电子的装置来执行，其中该装置可由硬件和/或软件来实现，具体包括如下步骤：对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作。步骤110、负压弱擦除操作包括对至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压。步骤120、对至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，第一电压的数值小于第二电压的数值，至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。在本实施例中，浮栅存储器包括多个存储单元，可以分为划分为多个数据堆，每一个数据堆可以划分为多个数据块，每一个数据块可以划分为多个数据页，每一个数据页可以划分为多个存储单元。在本实施中，参见图2，浮栅存储器包括半导体基底1、源极2、漏极3、隧穿氧化层4、浮栅5、层间绝缘层6、控制栅7以及控制栅7表面的金属层栅极8。隧穿氧化层的材料选取可以是氧化硅、氮化硅或者氧化硅和氮化硅的叠层。在浮栅存储器的使用过程，在编程操作的过程中，电子从隧穿氧化层进入到浮栅中，用于存储数据。在擦除操作的过程中，电子从浮栅经过隧穿氧化层被拉离到基底所在的区域。在多次的编程操作和擦除操作后，隧穿氧化层中会出现一本文档来自技高网...

【技术保护点】
1.一种去除浮栅存储器氧化层表面电子的方法，其特征在于，包括：对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值，所述至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。

【技术特征摘要】
1.一种去除浮栅存储器氧化层表面电子的方法，其特征在于，包括：对所有数据堆中的至少一个数据堆或者至少一个数据块的存储单元进行负压弱擦除操作，所述负压弱擦除操作包括对所述至少一个数据堆或者至少一个数据块的存储单元的栅极施加第一电压，对所述至少一个数据堆或者至少一个数据块中的存储单元的基底施加第二电压，所述第一电压的数值小于所述第二电压的数值，所述至少一个数据堆或者至少一个数据块中的存储单元的源极和漏极悬空。2.根据权利要求1所述的方法，其特征在于，所述第一电压的数值范围为大于或等于-1V，小于或等于0V；所述第二电压的数值范围为大于或等于9V，小于或等于10V。3.根据权利要求1所述的方法，其特征在于，所述负压弱擦除操作与上电操作或者擦除操作在同一时间段进行。4.根据权利要求3所述的方法，其特征在于，对所述浮栅存储器进行上电操作和负压弱擦除操作时，还包括记录所述至少一个数据堆或者至少一个数据块的存储单元的地址。5.根据权利要求3所述的方法，其特征在于，对选中数据堆中的选中数据块的存储单元进行擦除操作，所述选中数据堆的个数为1个，所述选中数据块的个数为1个。6.根据权利要求3所述的方法，其特征在于，在所述擦除操作过程中，对所述选中数据堆中的非选中数据块的存储单元进行所述负压弱擦除操作；对所述选中数据堆中的选中数据块的存储单元的栅极施加第三电压，对所述选中数据堆中的选中数据块中的存储单元的基底施加第四电压，所述第三电压的数值范围小于所述第四电压的数值范围，所述选中数据堆中的选中数据块的存储单元的源极和漏极悬空；所述第一电压与所述第二电压的差值的绝对值小于所述第三电压与所述第四电压的差值的绝对值。7.根据权利要求6所述的方法，其特征在于，所述第三电压的数值范围为大于或等于-10V，小于或等于-9V；所述第四电压的数值范围为大于或等于9V，小于或等于10V。8.一种去除浮栅存储器氧化层表面电子的装置，其特征在于，包括：负压弱擦除模块，所述负压弱擦除模块用于对...

【专利技术属性】
技术研发人员：张赛，刘晓庆，
申请(专利权)人：北京兆易创新科技股份有限公司，合肥格易集成电路有限公司，
类型：发明
国别省市：北京,11