A method for forming integrated circuit (IC) packages is provided. In some embodiments, a semiconductor workpiece comprising a scribe, a first IC core, a second IC core and a passivation layer is formed. The scribed line separates the first and second IC core, and the passivation layer covers the first and second IC core. The first IC core comprises a pad structure of a circuit and an electrically coupled circuit. The pad structure includes the first pad, the second pad and the bridge. The bridge is in the drawing line and connects the first pad to the second pad. The passivation layer is patterned to expose the first pad without exposing the second pad, and tested on the circuit through the first pad. Semiconductor workpieces are cut along the scribed lines to individualize the first and second IC core and remove the bridge. An integrated circuit package is also provided.
【技术实现步骤摘要】
集成电路封装件及其形成方法
本专利技术的实施例一般地涉及半导体
,更具体地,涉及集成电路封装件及其形成方法。
技术介绍
在集成电路(IC)的批量制造期间,在半导体衬底上形成多个IC管芯。然后将IC管芯分离和封装。一种用于封装IC管芯的工艺是芯片级封装(CSP)工艺。例如,CSP工艺可以是将单个IC管芯封装在IC管芯的管芯面积的约1.0-1.2倍之间的直接表面贴装封装件中的封装工艺。
技术实现思路
根据本专利技术的一方面,提供了一种用于形成集成电路(IC)封装件的方法,所述方法包括:形成包括划线区域、第一IC管芯和第二IC管芯的半导体工件,其中,所述划线区域分离并邻接所述第一IC管芯和所述第二IC管芯,其中,所述第一IC管芯包括电路和电耦合到所述电路的焊盘结构,其中,所述焊盘结构包括第一焊盘、第二焊盘和桥,并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘;以及沿着所述划线区域切割所述半导体工件以使所述第一IC管芯和所述第二IC管芯个体化,其中,所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。根据本专利技术的另一方面,提供了一种集成电路(IC)封装件,包括:IC管芯,包括电路、第一焊盘、第二焊盘和钝化层,其中,所述钝化层覆盖所述第二焊盘并且限定覆盖所述第一焊盘的开口,所述第一焊盘电浮置并且具有损坏的顶面,其中,所述第二焊盘电耦合到所述电路并且具有没有损坏的顶面,并且所述第一焊盘、所述第二焊盘和所述钝化层部分地限定所述IC管芯的公共侧壁;以及外部连接件,沿着所述公共侧壁从所述IC管芯的底部延伸到与所述第二焊盘 ...
【技术保护点】
1.一种用于形成集成电路(IC)封装件的方法,所述方法包括:形成包括划线区域、第一集成电路管芯和第二集成电路管芯的半导体工件,其中,所述划线区域分离并邻接所述第一集成电路管芯和所述第二集成电路管芯,其中,所述第一集成电路管芯包括电路和电耦合到所述电路的焊盘结构,其中,所述焊盘结构包括第一焊盘、第二焊盘和桥,并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘;以及沿着所述划线区域切割所述半导体工件以使所述第一集成电路管芯和所述第二集成电路管芯个体化,其中,所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。
【技术特征摘要】
2017.06.30 US 62/527,164;2017.11.29 US 15/825,3131.一种用于形成集成电路(IC)封装件的方法,所述方法包括:形成包括划线区域、第一集成电路管芯和第二集成电路管芯的半导体工件,其中,所述划线区域分离并邻接所述第一集成电路管芯和所述第二集成电路管芯,其中,所述第一集成电路管芯包括电路和电耦合到所述电路的焊盘结构,其中,所述焊盘结构包括第一焊盘、第二焊盘和桥,并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘;以及沿着所述划线区域切割所述半导体工件以使所述第一集成电路管芯和所述第二集成电路管芯个体化,其中,所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。2.根据权利要求1所述的用于形成集成电路封装件的方法,其中,所述半导体工件包括覆盖所述第一焊盘和所述第二焊盘的钝化层,并且所述方法还包括:在所述钝化层中实施蚀刻以形成暴露所述第一焊盘的开口,但不暴露所述第二焊盘,并且在所述第二焊盘被所述钝化层完全覆盖的同时实施所述切割。3.根据权利要求2所述的用于形成集成电路封装件的方法,还包括:通过所述开口使用所述第一焊盘在所述电路上实施电路探测(CP)测试。4.根据权利要求2所述的用于形成集成电路封装件的方法,其中,所述第一集成电路管芯还包括像素传感器的阵列,并且所述方法还包括:形成覆盖所述像素传感器的阵列并且凹进到所述钝化层的顶部中的滤色器的阵列;以及形成覆盖所述滤色器的阵列的微透镜的阵列。5.根据权利要求4所述的用于形成集成电路封装件的方法,还包括:通过所述开口使用所述第一焊盘在所述电路上实施第一轮电路探测(CP)测试,其中,在实施所述蚀刻和形成所述滤色器的阵列之间实施所述第一轮电路探测测试;以及通过所述开口使用所述第一焊盘在所述电路上实施第二轮电路探测测试,其中,在形成所述微透镜的阵列和切割所述半导体工件之间实施所述第二轮电路探测测试。6.根据权利要求2所述的用于形成集成电路封装件的方法,还包括:在实施所述蚀刻和切割所述半导体工件之间在所述第一焊盘上形成腐蚀,其中,所述腐蚀通过所述开口...
【专利技术属性】
技术研发人员:李岳川,陈嘉展,刘璟衡,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。