半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。制作半导体元件的方法包括：首先形成一浅沟隔离于一基底内，然后去除部分浅沟隔离以形成一第一凹槽，形成一遮盖层于第一凹槽内，形成一掩模层于遮盖层及基底上以及去除部分该罩层、部分该盖层以及部分浅沟隔离以形成一第二凹槽。

Semiconductor component and manufacturing method thereof

The invention discloses a semiconductor component and a manufacturing method thereof. The method for fabricating semiconductor elements includes: first forming a shallow groove to be isolated in a substrate, then removing part of the shallow groove to form a first groove, forming a cover layer in the first groove, forming a mask layer on the cover layer and the substrate, and removing part of the cover layer, part of the cover layer and part of the shallow groove isolation to form a shape. Into a second groove.

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器(DynamicRandomAccessMemory,DRAM)元件的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术公开一种制作半导体元件的方法。首先形成一浅沟隔离于一基底内，然后去除部分浅沟隔离以形成一第一凹槽，形成一遮盖层于第一凹槽内，形成一掩模层于遮盖层及基底上以及去除部分该罩层、部分该盖层以及部分浅沟隔离以形成一第二凹槽。本专利技术另一实施例公开一种半导体元件，其主要包含：一浅沟隔离设于一基底内、一遮盖层设于该浅沟隔离上以及一第一栅极电极设于遮盖层及浅沟隔离内。附图说明图1至图9为本专利技术较佳实施例制作一随机动态处理存储器元件的方法示意图。主要元件符号说明10动态随机存取存储器元件12位线14字符线16基底18主动区(有源区)20存储器区22栅极24浅沟绝缘26第一凹槽28遮盖层30掩模层32图案化光致抗蚀剂34凹槽36凹槽38第二凹槽40第三凹槽42阻障层44导电层46第一栅极电极48第二栅极电极50硬掩模52平坦表面54曲面56谷点58顶点具体实施方式请参照图1至图9，图1至图9为本专利技术较佳实施例制作一随机动态处理存储器元件的方法示意图，其中图1为俯视图，图2至图9则显示图1中沿着切线A-A’的剖视图。本实施例是提供一存储器元件，例如是具备凹入式栅极的随机动态处理存储器(dynamicrandomaccessmemory,DRAM)元件10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为DRAM阵列中的最小组成单元并接收来自于位线12及字符线14的电压信号。如图1所示，动态随机存取存储器元件10包含一基底16，例如一由硅所构成的半导体基底，然后于基底16内形成有至少一浅沟绝缘24，以于基底16上定义出多个主动区(activearea,AA)18。此外，基底16上还定义有一存储器区20以及一周边区(图未示)。其中，动态随机存取存储器元件10的多个字符线(wordline,WL)14与多个位线(bitline,BL)12较佳形成于存储器区20的基底16上而其他的主动元件等(未绘示)则可形成在周边区。需注意的是，为简化说明，本专利技术的图1仅绘示出位于存储器区20的元件上视图并省略了位于周边区的元件。在本实施例中，各主动区18例如是相互平行地朝向一第一方向延伸，而字符线14或多条栅极22是形成在基底16内并穿越各主动区18及浅沟绝缘24。具体来说，各栅极22是沿着不同于第一方向的一第二方向，例如Y方向延伸，且第二方向与第一方向相交并小于90度。另一方面，位线12是相互平行地形成在基底16上沿着一第三方向，例如X方向延伸，并同样横跨各主动区18及浅沟绝缘24。其中，第三方向同样是不同于第一方向，并且较佳是与第二方向垂直。也就是说，第一方向、第二方向及第三方向彼此皆不同，且第一方向与第二方向及第三方向皆不垂直。此外，字符线14两侧的主动区18内较佳设有接触插塞，例如包括位线接触插塞(bitlinecontact,BLC)(图未示)来电连接至各晶体管元件的源极/漏极区域(图未示)以及存储节点(storagenode)接触插塞(图未示)来电连接一电容。以下针对字符线14(或又称埋藏式字符线)的制作进行说明。首先如图2所示，先于基底16内形成浅沟隔离24，然后如图3所示，进行一蚀刻制作工艺，例如可在不形成任何图案化掩模的情况下直接利用基底16与浅沟隔离24之间的选择比来去除部分浅沟隔离24以形成第一第一凹槽26。在本实施例中，用来去除部分浅沟隔离24的蚀刻制作工艺较佳为一化学氧化物去除(chemicaloxideremoval,COR)或SiCoNi制作工艺，其可选用例如三氟化氮(NF3)或氨气(NH3)所构成的蚀刻气体来去除由二氧化硅所构成的浅沟隔离24。补充说明的是：SiCoNi制作工艺主要是利用含氟气体和氧化硅反应生成氟硅酸铵((NH4)2SiF6)，来选择性移除原生氧化硅，其中前述含氟气体可包含氟化氢(HF)或三氟化氮(NF3)。需注意的是，由于本实施例所使用的三氟化氮(NF3)或氨气(NH3)等蚀刻气体的蚀刻对象为二氧化硅，因此由硅所构成的基底16较佳在蚀刻过程中不受到任何影响。在本实施例中，在蚀刻制作工艺结束后所形成的第一凹槽26高度，例如由剩余浅沟隔离24的顶部至基底16表面的距离约介于40埃至60埃或更佳约50埃。然后如图4所示，形成一遮盖层28于第一凹槽26内，其中遮盖层28除了填满第一凹槽26外又同时覆盖在基底16表面。在本实施例中，遮盖层28与浅沟隔离24较佳包含不同材料，例如可包含氮化硅、氮碳化硅、氮碳氧化硅或非晶硅，但不局限于此。接着如图5所示，进行一平坦化制作工艺，例如利用化学机械研磨(chemicalmechanicalpolishing,CMP)或回蚀刻制作工艺去除部分遮盖层28甚至部分基底16，使剩余的遮盖层28上表面切齐基底16表面。在本实施例中，剩余的遮盖层28高度较佳约由浅沟隔离24底部至基底16表面距离的三分之一，例如约介于40埃至60埃或更佳约50埃。如图6所示，随后先形成一掩模层30于遮盖层28与基底16上，再形成一图案化掩模，例如一图案化光致抗蚀剂32于掩模层30上并暴露部分掩模层30表面。在本实施例中，掩模层30较佳包含一非晶碳膜(amorphouscarbonfilm,APF)，但不局限于此。接着如图7所示，先利用图案化光致抗蚀剂32为掩模进行一蚀刻制作工艺去除部分掩模层30以形成凹槽34暴露出部分遮盖层28表面以及凹槽36暴露出基底16表面。然后如图8所示，继续利用图案化光致抗蚀剂32为掩模向下去除凹槽34正下方的部分遮盖层28与部分浅沟隔离24以及凹槽36正下方的部分基底16，至此形成第二凹槽38暴露出浅沟隔离24上表面与部分遮盖层28侧壁以及第三凹槽40暴露出浅沟隔离24旁的基底16表面。值得注意的是，由于浅沟隔离24与基底16分别由不同材料所构成且具有不同蚀刻选择比，因此本实施例于一道蚀刻步骤中同时去除部分浅沟隔离24与部分基底16后所形成的第二凹槽38与第三凹槽40底部较佳呈现不同轮廓。更具体而言，本实施例中第二凹槽38底部较佳包含一平坦表面而第三凹槽40底部则包含一曲面。之后如图9所示，先完全去除图案化光致抗蚀剂32与掩模层30，再依序形成一选择性介电层(图未示)、一选择性阻障层42以及一导电层44于第二凹槽38及第三凹槽40内。之后再进行一平坦化制作工艺，例如以化学机械研磨(本文档来自技高网...

【技术保护点】
1.一种制作半导体元件的方法，包含：形成一浅沟隔离于一基底内；去除部分该浅沟隔离以形成一第一凹槽；形成一遮盖层于该第一凹槽内；形成一掩模层于该遮盖层及该基底上；以及去除部分该掩模层、部分该遮盖层以及部分该浅沟隔离以形成一第二凹槽。

【技术特征摘要】
1.一种制作半导体元件的方法，包含：形成一浅沟隔离于一基底内；去除部分该浅沟隔离以形成一第一凹槽；形成一遮盖层于该第一凹槽内；形成一掩模层于该遮盖层及该基底上；以及去除部分该掩模层、部分该遮盖层以及部分该浅沟隔离以形成一第二凹槽。2.如权利要求1所述的方法，另包含：形成该遮盖层于该第一凹槽内及该基底上；以及去除部分该遮盖层使该遮盖层上表面切齐该基底上表面。3.如权利要求1所述的方法，另包含去除部分该掩模层、部分该遮盖层以及部分该浅沟隔离以形成该第二凹槽并同时去除部分该掩模层及部分该基底以形成一第三凹槽。4.如权利要求3所述的方法，其中该第二凹槽底部包含一平坦表面且该第三凹槽底部包含一曲面。5.如权利要求3所述的方法，其中该第三凹槽底部低于该第二凹槽底部。6.如权利要求3所述的方法，另包含：在形成该第二凹槽及该第三凹槽后去除该掩模层；形成一导电层于该第二凹槽及该第三凹槽内；以及去除部分该导电层以形成一第一栅极电极于该第二凹槽内以及一第二栅极电极于该第三凹槽内。7.如权利要求6所述的方...

【专利技术属性】
技术研发人员：陈品宏，郑存闵，蔡志杰，陈姿洁，张凯钧，吴佳臻，黄怡安，陈意维，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71