半导体器件及其制备方法技术

本发明专利技术揭示了一种半导体器件及其制备方法，方法包括：提供一半导体结构，所述半导体结构包括一第一区域和一第二区域，所述半导体结构在所述第一区域的高度高于所述半导体结构在所述第二区域的高度；在所述半导体结构上依次形成一绝缘膜层和一介质层；在所述介质层上形成一调整层，所述调整层具有一平整的上表面；去除部分高度的所述调整层，直至暴露出所述第一区域上的介质层，并保留部分所述第二区域上的调整层；去除所述第一区域上的介质层，直至暴露出所述第一区域上的绝缘膜层；去除剩余的所述调整层。在最终所得到的半导体器件中，所述绝缘膜层在所述第一区域的高度与所述介质层在第二区域的高度相差不大，平坦度高。

Semiconductor devices and their preparation methods

The present invention discloses a semiconductor device and a preparation method. The method includes: providing a half conductor structure, the semiconductor structure including a first area and a second region, which is higher than the height of the semiconductor structure in the second region of the semiconductor structure; An insulating layer and a medium layer are formed in turn, and an adjustment layer is formed on the medium layer, the adjustment layer has a flat upper surface; the adjustment layer of the partial height is removed until the medium layer on the first area is exposed, and the adjustment layer on the part of the second area is retained; and the first layer is removed. The dielectric layer on the area until the insulating film on the first area is exposed, and the remaining adjustment layer is removed. In the final semiconductor device, the height of the insulating film at the height of the first area is little different from the height of the medium layer at the second region, and the flatness is high.

【技术实现步骤摘要】
半导体器件及其制备方法
本专利技术涉及半导体制造
，特别是涉及一种半导体器件及其制备方法。
技术介绍
DRAM(动态随机存取存储器)是一种半导体存储器件，DRAM包括存储单元阵列(memorycellarray)以及外围电路(peripheralcircuits)，其中，存储单元阵列包括用于累积电荷的电容(capacitors)，外围电路包括用于控制存储单元阵列排布的操作的电路。然而，现有DRAM具有以下问题：存储单元阵列具有层叠设置的电容以及位线等结构，电容以及位线等结构并不形成在外围电路中。结果，在存储单元阵列和外围电路之间的边界处形成具有较大高度差的台阶部分。当沉积介质层后，介质层在台阶部分具有较大的高度差，使得后续的曝光工艺很难在介质层的台阶部分上形成图形化的互连层，容易导致互连层的图形失效，因此，造成诸如互连层的断裂和/或相邻互连层之间的短路的问题，降低了互连层的可靠性。
技术实现思路
本专利技术的目的在于，提供一种半导体器件的制备方法，可以有效地解决两个相邻区域存在较大的高度差而影响器件性能的问题。为解决上述技术问题，本专利技术提供一种半导体器件的制备方法，包括：提供一半导体结构，所述半导体结构包括一第一区域和一第二区域，所述半导体结构在所述第一区域的高度高于所述半导体结构在所述第二区域的高度；在所述半导体结构上依次形成一绝缘膜层和一介质层；在所述介质层上形成一调整层，所述调整层具有一相对于所述半导体结构更为平整的上表面；去除部分高度的所述调整层，直至暴露出所述第一区域上的介质层，并保留部分所述第二区域上的调整层；去除所述第一区域上的介质层，直至暴露出所述第一区域上的绝缘膜层；以及去除剩余的所述调整层。进一步的，在所述半导体器件的制备方法中，所述半导体结构和所述绝缘膜层之间还设置有另一介质层。进一步的，在所述半导体器件的制备方法中，所述绝缘膜层的厚度小于等于10nm。进一步的，在所述半导体器件的制备方法中，所述半导体结构在第一区域的上表面高出所述半导体结构在第二区域的上表面的距离为一第一高度差，所述绝缘膜层在第一区域的上表面距所述半导体结构在第一区域的上表面的距离为一第二高度差，所述第二高度差小于所述第一高度差。进一步的，在所述半导体器件的制备方法中，所述半导体结构包括一衬底，所述第一区域的衬底上具有一电容结构，所述第二区域的衬底上具有一电路栅极结构，所述电容结构的高度高于所述电路栅极结构的高度为所述第一高度差，所述电容结构包括多个阵列排布的电容。进一步的，在所述半导体器件的制备方法中，在所述半导体结构上依次形成一绝缘膜层和一介质层的步骤中，所述介质层在第一区域的上表面距所述半导体结构在第一区域的上表面的距离为一第三高度差，所述半导体结构在所述第一区域的上表面高出所述半导体结构在所述第二区域的上表面的距离为第一高度差，所述第三高度差为第一高度差的1倍至5倍，所述绝缘膜层在所述第一区域的高度与所述介质层在第二区域的高度之差小于等于1μm。进一步的，在所述半导体器件的制备方法中，所述调整层的材料为有机聚合物，在所述部分保留于第二区域上的调整层的保护作用下，采用至少包含湿法刻蚀的方法去除所述第一区域上的一介质层。根据本专利技术的另一面，还提供一种半导体器件，包括：一半导体结构，所述半导体结构包括一第一区域和一第二区域，所述半导体结构在所述第一区域的高度高于所述半导体结构在所述第二区域的高度；一绝缘膜层，设置于所述半导体结构上，所述绝缘膜层在所述第一区域的高度高于所述绝缘膜层在所述第二区域的高度；以及一介质层，设置于所述第二区域的绝缘膜层上，所述介质层在靠近所述第一区域处的表面与所述绝缘膜层在第一区域的上表面所在平面之间的锐角在正负20°之间，所述介质层和所述第二区域上的绝缘膜层在所述第一区域和第二区域边界处的高度差小于等于1μm。进一步的，在所述半导体器件中，所述半导体结构在第一区域的上表面高出所述半导体结构在第二区域的上表面的距离为一第一高度差，所述绝缘膜层在第一区域的上表面距所述半导体结构在第一区域的上表面的距离为一第二高度差，所述第二高度差小于所述第一高度差，所述半导体结构包括一衬底，所述第一区域的衬底上具有一电容结构，所述第二区域的衬底上具有一电路栅极结构，所述电容结构的高度高于所述电路栅极结构的高度为所述第一高度差，所述电容结构包括多个阵列排布的电容。根据本专利技术的又一面，还提供一种半导体器件，包括：一半导体结构，所述半导体结构包括一第一区域和一第二区域，所述半导体结构包括一衬底，所述第一区域的衬底上具有一电容结构，所述第二区域的衬底上具有一电路栅极结构，所述电容结构的高度高于所述电路栅极结构的高度为一第一高度差；一绝缘膜层，顺从所述电容结构与所述电路栅极结构的轮廓的方式设置于所述半导体结构上，所述绝缘膜层在第一区域的上表面距所述半导体结构在第一区域的上表面的距离为一第二高度差，所述第二高度差小于所述第一高度差；以及一介质层，设置于所述第二区域的绝缘膜层上，并暴露出所述第一区域上的绝缘膜层，所述绝缘膜层的暴露表面对准遮盖的所述电容结构，并且所述绝缘膜层暴露在所述第一区域上的一区块表面与所述介质层在所述第二区域上的一框状块表面共同构成一连续界面。与现有技术相比，本专利技术提供的半导体器件及其制备方法具有以下优点：在本专利技术提供的半导体器件及其制备方法中，首先提供一半导体结构，半导体结构在第一区域的高度高于所述半导体结构在第二区域的高度，之后在所述半导体结构上依次形成一绝缘膜层和一介质层，所述介质层在第一区域的高度高于所述介质层在第二区域的高度，随后在所述介质层上形成一调整层，所述调整层具有相对于所述半导体结构更为平整的上表面，接着去除部分高度的所述调整层，并去除暴露出的所述第一区域上的介质层，直至暴露出所述第一区域上的绝缘膜层，最后去除剩余的所述调整层，形成半导体器件。在最终所得到的半导体器件中，所述绝缘膜层在所述第一区域的高度与所述介质层在第二区域的高度相差不大，平坦度高，并且，所述制备方法简单，无需使用光刻工艺，并可以避免由于过度使用化学机械研磨而引入的缺陷，在降低制备成本的同时提高器件结构诸如DRAM的可靠性。附图说明图1为本专利技术一实施例的半导体器件的制备方法的流程图；图2为本专利技术一实施例的半导体结构的剖面示意图；图3为本专利技术一实施例的电容结构的剖面示意图；图4为本专利技术一实施例的电容结构的俯视图；图5为本专利技术一实施例中在半导体结构上制备绝缘膜层以及介质层后的剖面示意图；图6为本专利技术一实施例中在半导体结构上制备调整层后的剖面示意图；图7为本专利技术一实施例中去除部分高度的调整层后的剖面示意图；图8为本专利技术一实施例中去除第一区域中的介质层后的剖面示意图；图9为本专利技术一实施例中半导体器件的剖面示意图；图10为图9中e区域的放大示意图；图11为本专利技术一实施例中另一种半导体器件的剖面示意图；图12为本专利技术一实施例中另一种半导体器件的俯视图。具体实施方式现有DRAM在存储单元阵列和外围电路之间的边界处形成具有较大高度差的台阶部分。台阶部分具有较大的高度差，影响后续工艺的可靠性。专利技术人熟知(并非本领域所公知的)的一种解决高度差的方法是使用化学机械研磨(又称化学机械抛光或CMP)工艺进行平坦化，则可以消除所述本文档来自技高网...

【技术保护点】
1.一种半导体器件的制备方法，其特征在于，包括：提供一半导体结构，所述半导体结构包括一第一区域和一第二区域，所述半导体结构在所述第一区域的高度高于所述半导体结构在所述第二区域的高度；在所述半导体结构上依次形成一绝缘膜层和一介质层；在所述介质层上形成一调整层，所述调整层具有一相对于所述半导体结构更为平整的上表面；去除部分高度的所述调整层，直至暴露出所述第一区域上的介质层，并保留部分所述第二区域上的调整层；去除所述第一区域上的介质层，直至暴露出所述第一区域上的绝缘膜层；以及去除剩余的所述调整层。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：提供一半导体结构，所述半导体结构包括一第一区域和一第二区域，所述半导体结构在所述第一区域的高度高于所述半导体结构在所述第二区域的高度；在所述半导体结构上依次形成一绝缘膜层和一介质层；在所述介质层上形成一调整层，所述调整层具有一相对于所述半导体结构更为平整的上表面；去除部分高度的所述调整层，直至暴露出所述第一区域上的介质层，并保留部分所述第二区域上的调整层；去除所述第一区域上的介质层，直至暴露出所述第一区域上的绝缘膜层；以及去除剩余的所述调整层。2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体结构和所述绝缘膜层之间还设置有另一介质层。3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述绝缘膜层的厚度小于等于10nm。4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体结构在第一区域的上表面高出所述半导体结构在第二区域的上表面的距离为一第一高度差，所述绝缘膜层在第一区域的上表面距所述半导体结构在第一区域的上表面的距离为一第二高度差，所述第二高度差小于所述第一高度差。5.如权利要求4中任意一项所述的半导体器件的制备方法，其特征在于，所述半导体结构包括一衬底，所述第一区域的衬底上具有一电容结构，所述第二区域的衬底上具有一电路栅极结构，所述电容结构的高度高于所述电路栅极结构的高度为所述第一高度差，所述电容结构包括多个阵列排布的电容。6.如权利要求1至5中任意一项所述的半导体器件的制备方法，其特征在于，在所述半导体结构上依次形成一绝缘膜层和一介质层的步骤中，所述介质层在第一区域的上表面距所述半导体结构在第一区域的上表面的距离为一第三高度差，所述半导体结构在所述第一区域的上表面高出所述半导体结构在所述第二区域的上表面的距离为第一高度差，所述第三高度差为第一高度差的1倍至5倍，所述绝缘膜层在所述第一区域的高度与所述介质层在第二区域的高度之差小于等于1μm。7.如权利要求1至5中任意一项所述的半导体器件的制备方法，其特征在于，所述调整层的材料为有机聚合物，在所述部...

【专利技术属性】
技术研发人员：朱荣福，林鼎佑，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34