半导体封装的制造方法技术

提供半导体封装的制造方法，实现由密封树脂层进行了密封的半导体芯片的上表面和侧面上的屏蔽层的膜厚的均匀化。具有：接合工序(S1)，将多个半导体芯片胶接在布线基板上的由交叉的间隔道划分的多个区域中；密封基板制作工序(S2)，向胶接有该多个半导体芯片的该布线基板的正面侧提供密封剂而统一进行密封，制作密封基板；单片化工序(S3)，沿着该密封基板上的与间隔道对应的区域进行切削而进行单片化，以使密封芯片具有上表面和比该上表面大的下表面并且具有从该上表面朝向该下表面倾斜的侧面；以及屏蔽层形成工序(S4)，在该多个密封芯片的该上表面和该侧面上形成导电性屏蔽层。

【技术实现步骤摘要】
半导体封装的制造方法
本专利技术涉及具有屏蔽功能的半导体封装的制造方法。
技术介绍
通常对于移动电话等便携式通信设备中所用的半导体装置而言，为了防止对通信特性的不良影响，要求抑制无用电磁波向外部泄漏。因此，需要使半导体封装具有屏蔽功能。作为具有屏蔽功能的半导体封装，公知有具有沿着对搭载在内插器基板上的半导体芯片进行密封的密封树脂层的外表面设置有屏蔽层的结构的半导体封装(例如，参照专利文献1)。设置在密封树脂层的外表面的屏蔽有时也由金属板屏蔽形成，但由于板厚变厚，会成为阻碍设备的小型化或薄型化的主要原因。因此，为了降低屏蔽层的厚度，开发了利用丝网印刷法、喷涂法、喷墨法、溅射法等形成屏蔽层的技术。专利文献1：日本特开2012-039104号公报但是，由密封树脂层密封的半导体芯片的侧面(侧壁)是大致垂直的，因此难以在上表面和侧面按照使上表面的膜厚和侧面的膜厚尽可能均等的方式形成对电磁波进行屏蔽的屏蔽层。另外，与半导体芯片的上表面相比，在侧面(侧壁)上更难形成屏蔽层，因此存在下述问题，为了在侧面上形成能够发挥充分的屏蔽效果的膜厚，成膜需要长时间。
技术实现思路
本专利技术是鉴于上述情况而完成的，其目的在于提供半导体封装的制造方法，能够使由密封树脂层密封的半导体芯片的侧面上的屏蔽层有效地形成为规定的膜厚。根据本专利技术的一个方式，提供半导体封装的制造方法，制造由密封剂进行了密封的半导体封装，其中，该半导体封装的制造方法具有如下的工序：接合工序，将多个半导体芯片胶接在布线基板上的由交叉的多条分割预定线划分的多个区域中；密封基板制作工序，向胶接有该多个半导体芯片的该布线基板的正面侧提供密封剂而统一进行密封，制作密封基板；单片化工序，沿着与该布线基板上的该分割预定线对应的区域对该密封基板进行切削而进行单片化，以使该密封的半导体芯片具有上表面和比该上表面大的下表面，并且具有从该上表面朝向该下表面倾斜的侧壁；以及屏蔽层形成工序，在该多个密封的半导体芯片的该上表面和该侧壁上形成导电性屏蔽层。根据本专利技术的其他方式，提供半导体封装的制造方法，制造由密封剂进行了密封的半导体封装，其中，该半导体封装的制造方法具有如下的工序：芯片配设工序，在支承基板上的由交叉的多条分割预定线划分的各器件配设区域中配设半导体芯片；密封体制作工序，在实施了该芯片配设工序之后，利用密封剂对该半导体芯片进行密封从而在该支承基板上制作密封体；再布线工序，在从该密封体去除了该支承基板之后，在该密封体的半导体芯片侧形成再布线层和凸块；单片化工序，沿着与该支承基板上的该分割预定线对应的区域对该密封体进行切削而进行单片化，以使密封的半导体芯片具有上表面和比该上表面大的下表面，并且具有从该上表面朝向该下表面倾斜的侧壁；以及屏蔽层形成工序，在该多个密封的半导体芯片的该上表面和该侧壁上形成导电性屏蔽层。根据上述的结构，具有单片化工序，进行单片化以使该密封的半导体芯片具有上表面和比该上表面大的下表面，并且具有从该上表面朝向该下表面倾斜的侧壁，因此，能够在倾斜的侧壁上容易地形成屏蔽层，能够有效地将由密封树脂层密封的半导体芯片的侧壁上的屏蔽层形成为规定的膜厚。优选该单片化工序中，使具有环状的切刃的切削刀具一边旋转一边切入该密封基板或该密封体而进行单片化。优选该单片化工序中，使激光束在与加工进给方向垂直的方向上相对于与该密封基板或该密封体的激光束照射面垂直的方向按照规定的角度倾斜而对该密封基板或该密封体进行照射从而进行单片化。根据本专利技术，具有单片化工序，进行单片化以使密封的半导体芯片具有上表面和比上表面大的下表面，并且具有从上表面朝向下表面倾斜的侧壁，因此，能够在倾斜的侧壁上容易地形成屏蔽层，能够有效地将由密封树脂层密封的半导体芯片的侧壁上的屏蔽层形成为规定的膜厚。附图说明图1是示出第1实施方式的半导体封装的制造方法的步骤的流程图。图2是示出在布线基板上接合有半导体芯片的状态的剖视图。图3是示出向安装有半导体芯片的布线基板上提供用于密封的液态树脂的结构的剖视图。图4是由树脂进行了密封的密封基板的剖视图。图5是在布线基板的背面形成有凸块的密封基板的剖视图。图6是示出通过切削对密封基板进行单片化的结构的一例的剖视图。图7是示出通过切削进行单片化而得到的密封芯片的剖视图。图8是示出通过切削对密封基板进行单片化的结构的另一例的剖视图。图9是示出通过切削对密封基板进行单片化的结构的又一例的剖视图。图10是示出对密封基板进行切削时的变形例的局部剖视图。图11是示出形成有导电性屏蔽层的密封芯片的剖视图。图12是示出半导体封装的结构的剖视图。图13是示出半导体封装的变形例的剖视图。图14是示出半导体封装的其他变形例的剖视图。图15是示出第2实施方式的半导体封装的制造方法的步骤的流程图。图16是示出在支承基板上配设有半导体芯片的状态的剖视图。图17是由树脂进行了密封的密封体的剖视图。图18是示出在密封体的半导体芯片侧形成有再布线层和凸块的状态的剖视图。图19是示出设置有再布线层的密封体的剖视图。图20是示出通过切削对密封体进行单片化的结构的一例的剖视图。图21是示出通过切削进行单片化而得到的密封芯片的剖视图。图22是示出形成有导电性屏蔽层的密封芯片的剖视图。图23是示出设置在试验体上的导电性屏蔽层的膜厚的图。图24是示出试验体的侧面的倾斜角与膜厚的关系的图。标号说明10：布线基板；10a：正面；10b：背面；11：半导体芯片；12：模板；16：液态树脂(密封材料)；17：密封树脂层；18：密封基板；18S、19S：区域(与分割预定线对应的区域)；19：密封体；25：支承基板；32、32A：切削刀具；33：切刃；34：激光束照射装置；35：聚光器；40、70：密封芯片；40a、70a：上表面；40b、70b：下表面；40c、70c：侧面；45：导电性屏蔽层；50、80：半导体封装；60：再布线层；61：布线；62：绝缘膜；S1：接合工序；S2：密封基板制作工序；S3：单片化工序；S4：屏蔽层形成工序；S11：芯片配设工序；S12：密封体制作工序；S13：再布线工序；S14：单片化工序；S15：屏蔽层形成工序；BP：凸块；S：间隔道(分割预定线)；θ1：倾斜角度。具体实施方式参照附图，对用于实施本专利技术的方式(实施方式)进行详细的说明。本专利技术并不被以下的实施方式所记载的内容限定。另外，以下所记载的结构要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，可以在不脱离本专利技术的主旨的范围内进行结构的各种省略、置换或变更。[第1实施方式]图1是示出第1实施方式的半导体封装的制造方法的步骤的流程图。关于半导体封装的详细情况在后文进行叙述，半导体封装是具有对半导体芯片进行密封的树脂层以及对该树脂层的外表面进行包覆的导电性屏蔽层的封装型的半导体装置(例如CSP、BGA等)。在本实施方式中，如图1所示，半导体封装的制造方法具有接合工序S1、密封基板制作工序S2、单片化工序S3和屏蔽层形成工序S4。本实施方式的制造方法至少具有该各工序即可，也可以在各工序之间设置其他工序。接着，对该各工序进行说明。[接合工序S1]图2是示出在布线基板上接合有半导体芯片的状态的侧剖视图。在接本文档来自技高网...

【技术保护点】
一种半导体封装的制造方法，制造由密封剂进行了密封的半导体封装，其中，该半导体封装的制造方法具有如下的工序：接合工序，将多个半导体芯片胶接在布线基板上的由交叉的多条分割预定线划分的多个区域中；密封基板制作工序，向胶接有该多个半导体芯片的该布线基板的正面侧提供密封剂而统一进行密封，制作密封基板；单片化工序，沿着与该布线基板上的该分割预定线对应的区域对该密封基板进行切削而进行单片化，以使该密封的半导体芯片具有上表面和比该上表面大的下表面，并且具有从该上表面朝向该下表面倾斜的侧壁；以及屏蔽层形成工序，在该多个密封的半导体芯片的该上表面和该侧壁上形成导电性屏蔽层。

【技术特征摘要】
2016.09.30 JP 2016-1942501.一种半导体封装的制造方法，制造由密封剂进行了密封的半导体封装，其中，该半导体封装的制造方法具有如下的工序：接合工序，将多个半导体芯片胶接在布线基板上的由交叉的多条分割预定线划分的多个区域中；密封基板制作工序，向胶接有该多个半导体芯片的该布线基板的正面侧提供密封剂而统一进行密封，制作密封基板；单片化工序，沿着与该布线基板上的该分割预定线对应的区域对该密封基板进行切削而进行单片化，以使该密封的半导体芯片具有上表面和比该上表面大的下表面，并且具有从该上表面朝向该下表面倾斜的侧壁；以及屏蔽层形成工序，在该多个密封的半导体芯片的该上表面和该侧壁上形成导电性屏蔽层。2.一种半导体封装的制造方法，制造由密封剂进行了密封的半导体封装，其中，该半导体封装的制造方法具有如下的工序：芯片配设工序，在支承基板上的由交叉的多条分割预定线划分的各器件配设区域中配设...

【专利技术属性】
技术研发人员：金永奭，
申请(专利权)人：株式会社迪思科，
类型：发明
国别省市：日本,JP