The present invention discloses a semiconductor storage device, the semiconductor memory component includes (part): a first data I/O block and a second data I/O block. During the writing operation, the first data I/O block transfers the first global I/O line through the input data supplied by the first welding disk, and also produces an internal signal. The second data I/O block responds to the power signal and sends the written internal signal to the second pad in response to the monitoring of the energy signal. During the reading operation, the first data I/O block supplies the data from the first global I/O line to the first welding disk, and also produces the read internal signal. The second data I/O block is transmitted to the second pad in response to the monitoring enabled signal and the read internal signal.
【技术实现步骤摘要】
半导体存储器件本申请是申请日为2013年1月24日、申请号为CN201310027791.2、专利技术名称为“半导体存储器件”的中国专利技术专利申请的分案申请。
本专利技术的实施例涉及一种半导体存储器件。
技术介绍
计算机系统或电子通信系统随着存储容量的增加和这些系统中所使用的半导体存储器件的更低的制造成本而继续进步。具体地,半导体存储器件的高集成密度可以带来半导体存储器件的大容量数据存储。半导体存储器件(例如动态随机存取存储(DRAM)器件)可以被配置成包括沿着行和列排列成彼此相交叉的多个字线和多个位线,并且多个存储器单元可以设置在字线和位线的相应的交叉点处。DRAM器件的每个存储器单元可以被配置成包括单个单元晶体管和单个电容器,并且DRAM器件的存储器单元可以构成一个或更多个存储器单元块。在下文中简要地描述DRAM器件的操作。如果互补的(例如,反相的)行地址选通(/RAS)信号在激活操作期间被使能,则可以将经由行地址缓冲器供应的行地址信号译码,以执行在单元块中选择一个字线的行译码操作。在这种情况下,如果与选中的字线电连接的存储器单元中的数据被加载到包括位线和互补位线的位线对上,则可以将通知感测放大器操作的时间点的信号使能,以驱动被行地址信号选中的单元块的感测放大器驱动电路。另外,感测放大器的偏置电位可以被感测放大器驱动电路改变成核心电位(Vcore)或接地电位(Vss),并且感测放大器可以操作。如果感测放大器操作,则可以将位线电位和互补位线电位之间的小电位差放大成具有大电位差。随后,如果执行读取操作,则可以将由感测放大器放大的至少一个位线数据经由被列地 ...
【技术保护点】
一种半导体存储器件,包括:第一数据输入块,所述第一数据输入块被配置成:缓冲经由第一焊盘供应的第一输入数据以产生第一内部输入数据;在第一写入操作期间将所述第一内部输入数据加载到第一全局I/O线上;以及在所述第一写入操作期间产生写入内部信号;第二数据输入块,所述第二数据输入块被配置成:缓冲经由第二焊盘供应的第二输入数据以产生第二内部输入数据;执行第二写入操作以将所述第二内部输入数据加载到第二全局I/O线上;以及数据I/O块,所述数据I/O块被配置成:响应于监控使能信号而将所述写入内部信号传送到第三焊盘;以及执行第三写入操作以将所述第二内部输入数据加载到第三全局I/O线上。
【技术特征摘要】
2012.08.20 KR 10-2012-00909341.一种半导体存储器件,包括:第一数据输入块,所述第一数据输入块被配置成:缓冲经由第一焊盘供应的第一输入数据以产生第一内部输入数据;在第一写入操作期间将所述第一内部输入数据加载到第一全局I/O线上;以及在所述第一写入操作期间产生写入内部信号;第二数据输入块,所述第二数据输入块被配置成:缓冲经由第二焊盘供应的第二输入数据以产生第二内部输入数据;执行第二写入操作以将所述第二内部输入数据加载到第二全局I/O线上;以及数据I/O块,所述数据I/O块被配置成:响应于监控使能信号而将所述写入内部信号传送到第三焊盘;以及执行第三写入操作以将所述第二内部输入数据加载到第三全局I/O线上。2.如权利要求1所述的半导体存储器件,其中,所述第一数据输入块包括:第一输入缓冲器,所述第一输入缓冲器被配置成:缓冲经由所述第一焊盘供应的所述第一输入数据;以及在所述第一写入操作期间输出所述第一内部输入数据;以及第一写入路径单元,所述第一写入路径单元被配置成:在所述第一写入操作期间响应于所述第一内部输入数据而驱动所述第一全局I/O线;以及当所述第一全局I/O线被驱动时产生所述写入内部信号。3.如权利要求2所述的半导体存储器件,其中,所述第二数据输入块包括:第二输入缓冲器,所述第二输入缓冲器被配置成:缓冲经由所述第二焊盘供应的所述第二输入数据;以及在所述第二写入操作期间输出所述第二内部输入数据;以及第二写入路径单元,所述第二写入路径...
【专利技术属性】
技术研发人员:金珍儿,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。