An apparatus is described which comprises a semiconductor chip having a resistive memory cell of the memory array. The device also includes a comparator. The comparator is used to control the second word stored at the location of the writing operation calibration in comparison with the array, and is compared to be written to the first word of the array. The writing operation will write the first word to the array. The device also includes a circuit for iteratively writing one or more bit addresses between the first word and the second words by increasing the write current strength with each successive iteration.
【技术实现步骤摘要】
【国外来华专利技术】具有回跳预防的磁性存储单元存储器
本专利技术的领域一般涉及半导体领域,且尤其涉及具有回跳预防的磁性存储单元存储器。背景图1示出在半导体芯片上实现的随机存取存储器的架构的示图。如图1所示,存储器架构包括有多个存储单元的“切片”,每个存储单元为一条特定位线存储一位信息。存储器包括数(N)个此类切片,切片的数量等于从/对所述存储器读取/写入存储器的字的位宽。在读取或写入操作期间,每个切片中相同位置的存储单元被激活。在读取的情形中,被激活的存储单元在其对应位线上提供信息位。在写入的情形中,被激活的存储单元在其对应位线上接收信息位。在每个切片中,哪个特定相同位置的存储单元将被任意特定存储器存取激活由地址解码器决定。此处,地址解码器接收传入地址,并且作为响应,激活一条字线。由于每条字线耦合至跨所有切片的相同位置的存储单元,因此响应于地址而对一条字线的激活为传入/传出数据字的每一位有效地启用一个数据单元。单个存储器芯片可包括仅一个或多个图1所示的架构的实例。在之后的情形中,地址解码的过程可包括激活和/或去激活遵循图1的架构的存储器的整个区段。附图结合以下附图,从以下具体实施方式中可获得对本专利技术更好的理解,其中:图1示出存储器电路架构;图2a示出存储器切片的写入电路的实施例;图2b(i)和图2b(ii)示出第一回跳机制;图2c(i)、2c(ii)和2c(iii)示出第二回跳机制;图3示出存储器写入过程;图4示出可执行图3的写入过程的电路的第一实施例;图5示出可执行图3的写入过程的电路的第二实施例;图6示出根据图3所述的写入过程执行的存储器写入过程的时序图;图7示出 ...
【技术保护点】
一种装置,包括:具有电阻性存储单元的半导体芯片存储器阵列;比较器,所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字,所述写入操作将把所述第一字写入所述阵列;以及用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。
【技术特征摘要】
【国外来华专利技术】2015.06.26 US 14/751,8011.一种装置,包括:具有电阻性存储单元的半导体芯片存储器阵列;比较器,所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字,所述写入操作将把所述第一字写入所述阵列;以及用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路。2.如权利要求1所述的装置,进一步包括用于随每次连续迭代增加写入电流幅度的电路。3.如权利要求2所述的装置,进一步包括具有用于驱动位线的多个晶体管的写入电路,其中,随着每次连续迭代,被激活的所述晶体管的数量增加。4.如权利要求1所述的装置,进一步包括用于随每次连续迭代增加施加写入电流的时间量的电路。5.如权利要求3所述的装置,其中所述电路包含用于计算时钟周期的计数器。6.如权利要求1所述的装置,进一步包括用于增加写入电流幅度的第一电路和用于增加施加写入电流的时间量的第二电路,其中写入电流幅度和施加写入电流的时间量中的一者或两者随每次连续迭代增加。7.如权利要求6所述的装置,其中写入电流幅度和施加写入电流的时间量两者随每次连续迭代增加。8.一种装置,包括:具有电阻性存储单元的半导体芯片存储器阵列;比较器,所述比较器用于对照所述阵列中所存储的位于写入操作标定的位置处的第二字来比较要被写入所述阵列的第一字,所述写入操作将把所述第一字写入所述阵列;以及用于通过随每次连续迭代增加写入电流强度来迭代地写入其中所述第一字与所述第二字之间存在不同的一个或多个位地址的电路,其中,用于每次连续迭代的写入电流强度是基于被预期将通过所施加的写入电流强度来设置的存储单元的百分比。9.如权利要求8所述的装置,进一步包括用于随每次连续...
【专利技术属性】
技术研发人员:C·奥古斯丁,S·富岛,W·吴,SL·陆,J·W·茨陈兹,G·帕纳古普洛斯,H·纳诶米,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。