具有完全耗尽的沟道区的功率半导体晶体管制造技术

本发明专利技术涉及具有完全耗尽的沟道区的功率半导体晶体管。一种功率半导体晶体管包括耦合到第一负载端子的半导体主体，该晶体管进一步具有：半导体漂移区，被包括在所述半导体主体中；第一沟槽，沿垂直方向延伸到半导体主体中；第一源区；第一半导体沟道区；第二沟槽，沿所述垂直方向延伸到所述半导体主体中；引导区域，电连接到所述第一负载端子。

【技术实现步骤摘要】
具有完全耗尽的沟道区的功率半导体晶体管
本说明书涉及一种功率半导体晶体管的实施例以及涉及一种加工功率半导体晶体管的方法的实施例。特别地，本说明书涉及一种具有完全耗尽的沟道区的功率半导体晶体管（例如，IGBT）的实施例以及涉及对应的加工方法。
技术介绍
汽车、消费者和工业应用中的现代器件的许多功能（诸如，转换电能和驱动电动机或电机）依赖于半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个例子）已经被用于各种应用，这些应用包括但不限于电源和功率转换器中的开关。例如，这样的功率半导体晶体管包括多个MOS控制头，其中每一个控制头可以具有至少一个沟槽栅电极以及与所述至少一个沟槽栅电极邻近布置的源区和沟道区。为了将晶体管设定到导通状态（在该导通状态期间，可以传导正向方向上的负载电流）中，可以给栅电极提供具有处于第一范围内的电压的控制信号，以在沟道区内引起反型沟道。为了将晶体管设定到阻塞状态（在该阻塞状态期间，可以阻塞正向电压并且避免正向方向上的负载电流的流动）中，可以给栅电极提供具有处于与第一范围不同的第二范围内的电压的控制信号，以在由晶体管的沟道区和漂移区之间的过渡形成的pn结处引起耗尽区，其中耗尽区也被称为“空间电荷区”且可以主要扩展到晶体管的漂移区中。在该上下文中沟道区常常也被称作“体区”，在所述体区中所述反型沟道可以由控制信号引起以将晶体管设定在导通状态中。在没有反型沟道的情况下，沟道区与漂移区形成阻塞pn结。在当被提供给栅电极的控制信号具有处于第二范围内的电压时的时间期间，晶体管通常不应转到导通状态。不受控的状态改变可能导致晶体管的故障或者甚至破坏。
技术实现思路
根据实施例，一种功率半导体晶体管包括耦合到第一负载端子的半导体主体，该晶体管进一步具有：半导体漂移区，被包括在所述半导体主体中且具有第一导电类型的掺杂剂；第一沟槽，沿垂直方向延伸到所述半导体主体中，所述第一沟槽包括通过第一绝缘体与所述半导体主体电绝缘的第一控制电极，其中所述第一沟槽受两个第一沟槽侧壁横向限制且受第一沟槽底部垂直限制；第一源区，与所述第一沟槽侧壁中的一个邻近地横向布置且电连接到所述第一负载端子；第一半导体沟道区，被包括在所述半导体主体中且同所述第一源区与相同的第一沟槽侧壁邻近地横向布置，所述第一半导体沟道区具有第二导电类型的掺杂剂且将所述第一源区与所述漂移区隔离；第二沟槽，沿所述垂直方向延伸到所述半导体主体中，其中所述第二沟槽受两个第二沟槽侧壁横向限制且受第二沟槽底部垂直限制；引导区域，电连接到所述第一负载端子且比所述第一沟槽底部更深地延伸到所述半导体主体中，所述引导区域与所述第一半导体沟道区分离地且与所述两个第一沟槽侧壁中的另一个和所述第二沟槽侧壁中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部更深地布置的区段中，所述引导区域向着所述第一半导体沟道区横向延伸。所述第一沟槽侧壁与所述第二沟槽侧壁之间沿第一横向方向的距离总计小于100nm。根据进一步的实施例，一种功率半导体晶体管包括耦合到第一负载端子的半导体主体，该晶体管进一步具有：半导体漂移区，被包括在所述半导体主体中且具有第一导电类型的掺杂剂；一对沟槽，沿垂直方向延伸到所述半导体主体中，每一个沟槽包括通过绝缘体与所述半导体主体电绝缘的控制电极，并且每一个沟槽受两个沟槽侧壁横向限制且受沟槽底部垂直限制；源区，与所述一对沟槽的沟槽侧壁中的相应外边的一个沟槽侧壁邻近地横向布置且电连接到所述第一负载端子；半导体沟道区，被包括在所述半导体主体中且同所述源区与相同的相应外边的沟槽侧壁邻近地横向布置，所述半导体沟道区具有第二导电类型的掺杂剂且将所述源区与所述漂移区隔离；以及引导区域，电连接到所述第一负载端子且比所述沟槽底部更深地延伸到所述半导体主体中，所述引导区域与所述半导体沟道区分离地且与所述一对沟槽的沟槽侧壁中的每一个里边的沟槽侧壁邻近地布置，其中在比所述沟槽底部更深地布置的区段中，所述引导区域向着所述半导体沟道区中的每一个横向延伸。根据另一实施例，一种制作功率半导体晶体管的方法包括提供耦合到第一负载端子的半导体主体，其中所述方法进一步包括形成以下部件：半导体漂移区，被包括在所述半导体主体中且具有第一导电类型的掺杂剂；第一沟槽，沿垂直方向延伸到所述半导体主体中，所述第一沟槽包括通过第一绝缘体与所述半导体主体电绝缘的第一控制电极，其中所述第一沟槽受两个第一沟槽侧壁横向限制且受第一沟槽底部垂直限制；第一源区，与所述第一沟槽侧壁中的一个邻近地横向布置且电连接到所述第一负载端子；第一半导体沟道区，被包括在所述半导体主体中且同所述第一源区与相同的第一沟槽侧壁邻近地横向布置，所述第一半导体沟道区具有第二导电类型的掺杂剂且将所述第一源区与所述漂移区隔离；第二沟槽，沿所述垂直方向延伸到所述半导体主体中，其中所述第二沟槽受两个第二沟槽侧壁横向限制且受第二沟槽底部垂直限制；引导区域，电连接到所述第一负载端子且比所述第一沟槽底部更深地延伸到所述半导体主体中，所述引导区域与所述第一半导体沟道区分离地且与所述两个第一沟槽侧壁中的另一个和所述第二沟槽侧壁中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部更深地布置的区段中，所述引导区域向着所述第一半导体沟道区横向延伸。所述第一沟槽侧壁与所述第二沟槽侧壁之间沿第一横向方向的距离总计小于100nm。本领域技术人员在阅读以下详细描述时且在查看附图时将认识到附加的特征和优势。附图说明各图中的部分不必按比例绘制，而是重点被放在图示本专利技术的原理上。此外，在各图中，相似的附图标记指明对应的部分。在附图中：图1示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；图2示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；图3示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；图4示意性地图示了根据一个或多个实施例的功率半导体晶体管的垂直横截面的区段；图5A-B示意性地图示了根据若干实施例的功率半导体晶体管的两个水平横截面的区段；以及图6示意性地图示了根据一个或多个实施例的与掺杂剂浓度分布图的示例一起的功率半导体晶体管的引导区域的垂直横截面的区段。具体实施方式在以下详细描述中，参考附图，这些附图形成以下详细描述的一部分，并且在这些附图中，通过图示的方式示出了其中可实践本专利技术的具体实施例。在这点上，可以参考正在描述的各图的取向来使用诸如“顶”、“底”、“下”、“前”、“后”、“背”、“首”、“尾”、“在……下面”、“在……上面”等之类的方向术语。因为可以以多个不同取向来定位实施例的部分，所以方向术语用于图示的目的而决不进行限制。应当理解，在不脱离本专利技术的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑改变。因此，以下详细描述不应在限制意义上理解，并且本专利技术的范围由所附权利要求限定。现在将详细参考各种实施例，这些实施例的一个或多个示例在各图中图示。每一个示例是通过解释的方式提供的，而不意在作为本专利技术的限制。例如，作为一个实施例的一部分而图示或描述的各图可以在其他实施例上使用或结合其他实施例使用，以产生又一个进一步的实施例。意图在于，本专利技术包括这样本文档来自技高网...

【技术保护点】
一种功率半导体晶体管（1），包括耦合到第一负载端子（11）的半导体主体（10），该晶体管（1）进一步具有：‑ 半导体漂移区（100），被包括在所述半导体主体（10）中且具有第一导电类型的掺杂剂；‑ 第一沟槽（13‑1），沿垂直方向（Z）延伸到所述半导体主体（10）中，所述第一沟槽（13‑1）包括通过第一绝缘体（132‑1）与所述半导体主体（10）电绝缘的第一控制电极（131‑1），其中所述第一沟槽（13‑1）受两个第一沟槽侧壁（133‑1）横向限制且受第一沟槽底部（134‑1）垂直限制；‑ 第一源区（101‑1），与所述第一沟槽侧壁（133‑1）中的一个邻近地横向布置且电连接到所述第一负载端子（11）；‑ 第一半导体沟道区（102‑1），被包括在所述半导体主体（10）中且同所述第一源区（101‑1）与相同的第一沟槽侧壁（133‑1）邻近地横向布置，所述第一半导体沟道区（102‑1）具有第二导电类型的掺杂剂且将所述第一源区（101‑1）与所述漂移区（100）隔离；‑ 第二沟槽（13‑2），沿所述垂直方向（Z）延伸到所述半导体主体（10）中，其中所述第二沟槽（13‑2）受两个第二沟槽侧壁（133‑2）横向限制且受第二沟槽底部（134‑2）垂直限制；以及‑ 引导区域（103），电连接到所述第一负载端子（11）且比所述第一沟槽底部（134‑1）更深地延伸到所述半导体主体（10）中，所述引导区域（103）与所述第一半导体沟道区（102‑1）分离地且与所述两个第一沟槽侧壁（133‑1）中的另一个和所述第二沟槽侧壁（133‑2）中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部（134‑1）更深地布置的区段（1033）中，所述引导区域（103）向着所述第一半导体沟道区（102‑1）横向延伸，其中所述第一沟槽侧壁（133‑1）与所述第二沟槽侧壁（133‑2）之间沿第一横向方向（X）的距离总计小于100nm。...

【技术特征摘要】
2015.10.22 DE 102015117994.61.一种功率半导体晶体管（1），包括耦合到第一负载端子（11）的半导体主体（10），该晶体管（1）进一步具有：-半导体漂移区（100），被包括在所述半导体主体（10）中且具有第一导电类型的掺杂剂；-第一沟槽（13-1），沿垂直方向（Z）延伸到所述半导体主体（10）中，所述第一沟槽（13-1）包括通过第一绝缘体（132-1）与所述半导体主体（10）电绝缘的第一控制电极（131-1），其中所述第一沟槽（13-1）受两个第一沟槽侧壁（133-1）横向限制且受第一沟槽底部（134-1）垂直限制；-第一源区（101-1），与所述第一沟槽侧壁（133-1）中的一个邻近地横向布置且电连接到所述第一负载端子（11）；-第一半导体沟道区（102-1），被包括在所述半导体主体（10）中且同所述第一源区（101-1）与相同的第一沟槽侧壁（133-1）邻近地横向布置，所述第一半导体沟道区（102-1）具有第二导电类型的掺杂剂且将所述第一源区（101-1）与所述漂移区（100）隔离；-第二沟槽（13-2），沿所述垂直方向（Z）延伸到所述半导体主体（10）中，其中所述第二沟槽（13-2）受两个第二沟槽侧壁（133-2）横向限制且受第二沟槽底部（134-2）垂直限制；以及-引导区域（103），电连接到所述第一负载端子（11）且比所述第一沟槽底部（134-1）更深地延伸到所述半导体主体（10）中，所述引导区域（103）与所述第一半导体沟道区（102-1）分离地且与所述两个第一沟槽侧壁（133-1）中的另一个和所述第二沟槽侧壁（133-2）中的一个中的每一个邻近地布置，其中在比所述第一沟槽底部（134-1）更深地布置的区段（1033）中，所述引导区域（103）向着所述第一半导体沟道区（102-1）横向延伸，其中所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间沿第一横向方向（X）的距离总计小于100nm。2.如权利要求1所述的晶体管（1），其中所述引导区域（103）被配置成将所述第一负载端子（11）的电势引导到所述引导区域（103）的横向末端（1033-1）和所述引导区域（103）的垂直末端（1033-2）。3.如权利要求1或2所述的晶体管（1），其中在所述第一沟槽底部（134-1）下面，所述第一沟槽（13-1）和所述引导区域（103）展现公共横向延伸范围，该公共横向延伸范围总计达所述第一沟槽底部（134-1）沿第一横向方向（X）的总延伸的至少75%。4.如前述权利要求之一所述的晶体管（1），其中在所述晶体管（1）的垂直横截面中，所述引导区域（103）覆盖所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间的整个区域。5.如前述权利要求之一所述的晶体管（1），其中所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间沿第一横向方向（X）的距离总计小于所述第一沟槽（13-1）沿所述第一横向方向（X）的总延伸的50%。6.如前述权利要求之一所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段（1033）中，所述引导区域（103）与所述第一沟槽（13-1）接触地布置。7.如前述权利要求1至5之一所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段（1033）中，所述引导区域（103）沿所述垂直方向（Z）在空间上与所述第一沟槽底部（134-1）有位移地布置。8.如权利要求7所述的晶体管（1），其中所述引导区域（103）凭借所述漂移区（100）而与所述第一沟槽底部（134-1）分离，并且其中所述第一沟槽底部（134-1）与所述引导区域（103）之间沿所述垂直方向（Z）的距离总计小于500nm。9.如前述权利要求之一所述的晶体管（1），其中所述漂移区（100）将所述引导区域（103）与第一沟道区（102-1）分离。10.如前述权利要求之一所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段（1033）中，所述引导区域（103）的厚度沿所述垂直方向（Z）总计小于1000nm。11.如前述权利要求之一所述的晶体管（1），其中所述引导区域（103）是连续的半导体区并包括第二导电类型的掺杂剂。12.如权利要求11所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段（1033）中，所述引导区域（103）具有至少1012cm-2的沿所述垂直方向（Z）的积分掺杂剂浓度。13.如权利要求11或12所述的晶体管（1），其中在比所述第一沟槽底部（134-1）更深地布置的区段（1033）中，所述引导区域的掺杂剂浓度沿所述垂直方向（Z）变化至少十倍。14.如前述权利要求11至13之一所述的晶体管（1），其中所述引导区域（103）包括接触区段（1031）、条区段（1032）和平稳区段（1033），并且其中：-所述接触区段（1031）与所述第一负载端子（11）接触；-所述条区段（1032）和所述接触区段（1031）在所述晶体管（1）的垂直横截面中覆盖所述第一沟槽侧壁（133-1）与所述第二沟槽侧壁（133-2）之间的整个区域，所述条区段（1032）将所述接触区段（1031）耦合到所述平稳区段（1033）；以及-所述平稳区段（...

【专利技术属性】
技术研发人员：A毛德，FJ尼德诺施泰德，CP桑多，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE