半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法。此种半导体结构包括一存取装置、一介电层、一势垒层、一第一层间导体、一第一势垒衬层、一第二层间导体、一第二势垒衬层、一存储元件及一顶电极层。存取装置具有二个端子。介电层覆盖存取装置。势垒层设置在介电层上。第一及第二层间导体分别连接至二个端子。第一及第二势垒衬层分别设置在第一及第二层间导体的侧壁上。存储元件设置在第一层间导体上。顶电极层设置在势垒层和存储元件上，并覆盖存储元件。

Semiconductor structure and manufacturing method thereof

The invention discloses a semiconductor structure and a manufacturing method thereof. The semiconductor structure includes an access device, a dielectric layer, a barrier layer, a first conductor layer, a first barrier lining layer, a second interlayer conductor, a second barrier lining layer, a storage element and a top electrode layer. The access device has two terminals. Dielectric overlay access device. The barrier layer is disposed on the dielectric layer. The first and two layers of conductors are respectively connected to the two terminals. The first and two barrier lining layers are respectively arranged on the sidewalls of the first and two interlayer conductors. The memory element is disposed on the first interlayer conductor. The top electrode layer is arranged on the barrier layer and the storage element and covers the memory element.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术是关于一种半导体结构及其制造方法。本专利技术特别是关于一种包括势垒结构的半导体结构及其制造方法，该势垒结构特别是氢的势垒结构。
技术介绍
可变电阻式存储器(RRAM)是一种类型的非易失性存储器，其提供简单的结构、小的存储单元尺寸、可扩缩性(scalability)、超高速操作、低功率操作、高耐久性(endurance)、好的保持性(retention)、大的开关比、CMOS兼容性、低成本等优点。RRAM的一种类型包括存储元件，例如一金属氧化物层。举例来说，通过施加电脉冲，存储元件的电阻可在二或更多个稳定的电阻范围之间改变。在CMOS工艺中，一些步骤可能在包括氢气(H-2)的气氛下进行。此外，例如于工艺中的高温步骤期间，一些在所制造的结构中的元件可能会释放氢气。氢气可能不利于存储元件的保持性。
技术实现思路
考虑到上述情况，在此提供一种半导体结构及其制造方法。该半导体结构特别是包括一势垒结构，尤其是氢的势垒结构。根据一些实施例，该半导体结构包括一存取装置、一介电层、一势垒层、一第一层间导体、一第一势垒衬层、一第二层间导体、一第二势垒衬层、一存储元件及一顶电极层。存取装置具有二个端子。介电层覆盖存取装置。势垒层设置在介电层上。第一层间导体延伸通过势垒层和介电层。第一层间导体连接至二个端子的其中一者。第一势垒衬层设置在第一层间导体的侧壁上。第一层间导体和介电层通过第一势垒衬层物理上地分离开来。第二层间导体延伸通过势垒层和介电层。第二层间导体连接至二个端子的另一者。第二势垒衬层设置在第二层间导体的侧壁上。第二层间导体和介电层通过第二势垒衬层物理上地分离开来。存储元件设置在第一层间导体上。顶电极层设置在势垒层和存储元件上。顶电极层覆盖存储元件。根据一些实施例，该制造方法包括下列步骤。提供一初步结构。该初步结构包括一存取装置及覆盖存取装置的一介电层，其中存取装置具有二个端子。形成一势垒层在介电层上。形成二个孔洞通过势垒层和介电层。二个孔洞分别露出二个端子的一部分。分别形成一第一势垒衬层及一第二势垒衬层在二个孔洞的侧壁上。分别形成一第一层间导体及一第二层间导体在二个孔洞中。第一层间导体连接至二个端子的其中一者，第一层间导体和介电层通过第一势垒衬层物理上地分离开来。第二层间导体连接至二个端子的另一者，第二层间导体和介电层通过第二势垒衬层物理上地分离开来。接着，形成一存储元件在第一层间导体上。形成一顶电极层在势垒层和存储元件上，该顶电极层覆盖存储元件。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明图1绘示根据实施例的半导体结构。图2A～图2J绘示根据实施例的半导体结构的制造方法。【符号说明】102：基板104：存取装置106：源极/漏极区108：源极/漏极区110：栅极电极112：栅极介电质114：上层116：下层118：轻掺杂漂移区120：轻掺杂漂移区122：介电层124：势垒层126：第一层间导体128：第一势垒衬层130：第二层间导体132：第二势垒衬层134：第三层间导体136：第三势垒衬层138：存储元件140：顶电极层142：金属层200：初步结构202：基板204：晶体管206：源极/漏极区208：源极/漏极区210：栅极电极212：阱214：栅极介电质216：上层218：下层220：间隔物222：轻掺杂漂移区224：轻掺杂漂移区226：介电层228：无边界接触层230：势垒层232：硬掩模层234：孔洞236：第一势垒衬层238：第二势垒衬层240：第三势垒衬层242：第一层间导体244：第二层间导体246：第三层间导体248：存储元件250：存储元件252：顶电极层254：顶电极层256：金属层A：阵列区P：周边区具体实施方式以下将参照图式，说明一种半导体结构及其制造方法。为了描述上的方便，本说明书是专注于包括RRAM装置的半导体结构。然而，本专利技术并不受限于此。举例来说，以下所描述的势垒结构可用于其他结构中。要注意的是，为了提供清楚的理解，于所附图式中，元件的尺寸可能并未反映其实际尺寸。图1绘示根据实施例的半导体结构。该半导体结构包括一存取装置104。存取装置104具有二个端子(106及108)。对于RRAM装置来说，存取装置典型地可为晶体管或二极管。在图1中，存取装置104被绘示成一晶体管(例如一NMOS)，其包括二个源极/漏极区106、108及一栅极电极110。更具体地说，半导体结构可包括一基板102，源极/漏极区106、108设置在基板102中，且源极/漏极区106、108即所述的二个端子。栅极电极110设置在基板102上，介于源极/漏极区106、108之间，且栅极电极110和基板102通过晶体管的一栅极介电质112分离开来。根据一实施例，如图1所示，栅极电极110可包括一上层114及一下层116，上层114包括金属硅化物，例如CoSix或WSix，下层116包括多晶硅。晶体管还可包括二个轻掺杂漂移区118、120。半导体结构还包括一介电层122。介电层122覆盖存取装置104。举例来说，介电层122设置在基板102和存取装置104上，并覆盖存取装置104。在此，介电层122可用作为一层间介电层。半导体结构还包括一势垒层124。势垒层124设置在介电层122上。势垒层124可包括具有氢阻挡效果的材料，例如氮化硅(SiNx)。半导体结构还包括一第一层间导体126、一第一势垒衬层128、一第二层间导体130及一第二势垒衬层132。第一层间导体126延伸通过势垒层124和介电层122。第一层间导体126连接至二个端子的其中一者(106)。第一势垒衬层128设置在第一层间导体126的侧壁上，其中第一层间导体126和介电层122通过第一势垒衬层128物理上地分离开来。第二层间导体130延伸通过势垒层124和介电层122。第二层间导体130连接至二个端子的另一者(108)。第二势垒衬层132设置在第二层间导体130的侧壁上，其中第二层间导体130和介电层122通过第二势垒衬层132物理上地分离开来。在存取装置104是晶体管的例子中，半导体结构还可包括一第三层间导体134及一第三势垒衬层136。第三层间导体134延伸通过势垒层124和介电层122。第三层间导体134连接至栅极电极110。第三势垒衬层136设置在第三层间导体134的侧壁上，其中第三层间导体134和介电层122通过第三势垒衬层136物理上地分离开来。在此，当描述一个元件「连接至」另一元件时，该元件「电性上连接至、选择性地亦物理上地连接至」该另一元件。第一层间导体126、第二层间导体130及第三层间导体134可包括钨(W)。第一势垒衬层128、第二势垒衬层132及第三势垒衬层136可包括具有氢阻挡效果的材料，例如氮化硅(SiNx)。半导体结构还包括一存储元件138及一顶电极层140。存储元件138设置在第一层间导体126上。顶电极层140设置在势垒层124和存储元件138上，且顶电极层140覆盖存储元件138。为了用于RRAM应用，存储元件138可具有可编程电阻(programmableresistance)，且能够用于形成存储元件138的材料包括氧本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一存取装置，具有二个端子；一介电层，覆盖该存取装置；一势垒层，设置在该介电层上；一第一层间导体，延伸通过该势垒层和该介电层，该第一层间导体连接至该二个端子的其中一者；一第一势垒衬层，设置在该第一层间导体的侧壁上，其中该第一层间导体和该介电层通过该第一势垒衬层物理上地分离开来；一第二层间导体，延伸通过该势垒层和该介电层，该第二层间导体连接至该二个端子的另一者；一第二势垒衬层，设置在该第二层间导体的侧壁上，其中该第二层间导体和该介电层通过该第二势垒衬层物理上地分离开来；一存储元件，设置在该第一层间导体上；以及一顶电极层，设置在该势垒层和该存储元件上，该顶电极层覆盖该存储元件。

【技术特征摘要】
1.一种半导体结构，包括：一存取装置，具有二个端子；一介电层，覆盖该存取装置；一势垒层，设置在该介电层上；一第一层间导体，延伸通过该势垒层和该介电层，该第一层间导体连接至该二个端子的其中一者；一第一势垒衬层，设置在该第一层间导体的侧壁上，其中该第一层间导体和该介电层通过该第一势垒衬层物理上地分离开来；一第二层间导体，延伸通过该势垒层和该介电层，该第二层间导体连接至该二个端子的另一者；一第二势垒衬层，设置在该第二层间导体的侧壁上，其中该第二层间导体和该介电层通过该第二势垒衬层物理上地分离开来；一存储元件，设置在该第一层间导体上；以及一顶电极层，设置在该势垒层和该存储元件上，该顶电极层覆盖该存储元件。2.根据权利要求1所述的半导体结构，其中该第一势垒衬层、该第二势垒衬层、该势垒层及该顶电极层配置为氢的阻挡物。3.根据权利要求1所述的半导体结构，其中该势垒层包括氮化硅，该第一势垒衬层及该第二势垒衬层包括氮化硅，该顶电极层包括钛、氮化钛或氮化钛铝。4.根据权利要求1所述的半导体结构，其中该存储元件具有可编程电阻。5.根据权利要求1所述的半导体结构，其中该存取装置为一晶体管，该晶体管包括二个源极/漏极区及一栅极电极，该二个源极/漏极区为该二个端子。6.根据权利要求5所述的半导体结构，更包括：一第三层间导体，延伸通过该势垒层和该...

【专利技术属性】
技术研发人员：赖二琨，李峰旻，林昱佑，李岱萤，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71