半导体结构及其形成方法技术

本发明专利技术提供了半导体结构和形成半导体结构的方法。在各个实施例中，形成半导体结构的方法包括下列步骤。接收位于半导体衬底上的结构，该结构包括至少两条导线和一个短路桥接件，并且导线通过短路桥接件彼此电连接。短路桥接件是绝缘的以使导线彼此电隔离。

Semiconductor structure and method of forming the same

The invention provides a semiconductor structure and a method for forming a semiconductor structure. In various embodiments, a method of forming a semiconductor structure includes the following steps. A structure on a semiconductor substrate is provided, which comprises at least two wires and a short circuiting bridge, and the conducting wires are electrically connected to each other by a short circuit bridge. The short circuit bridge is insulated so that the wires are electrically isolated from each other.

【技术实现步骤摘要】

本专利技术的实施例涉及集成电路器件，更具体地，涉及半导体结构及其形成方法。
技术介绍
半导体工业已经经历了指数增长，并在追求更高的器件密度和性能以及更低的成本方面取得持续发展。集成电路(IC)材料和设计的技术进步产生了一代又一代的IC，其中每一代都比前一代具有更小和更复杂的电路。在IC演化过程中，功能密度(例如，每个芯片区中的互连器件的数量)普遍增大而几何尺寸缩小。该按比例缩小工艺通常因提高生产效率和降低相关成本而提供益处。在IC的一般制造方案中，有两个主要部分，前段制程(FEOL)工艺和后段制程(BEOL)工艺。通常，BEOL包括由金属和绝缘体制成的无源线性器件，诸如信号线和电源线、传输线、金属电阻器、金属-绝缘体-金属(MIM)电容器、电感器、熔断器等，并且BEOL可包括用图案化的多级金属化工艺有线连接在一起的器件。然而，这种按比例缩小也增加了加工和制造IC的复杂度。随着器件密度和按比例缩小的程度越高，在IC的BEOL加工期间可能越频繁地发生短路，这将导致产量降低。因此，随着对按比例缩小IC的需求不断增加，必须不断改进用于形成这种半导体结构的方法以获得更符合要求的半导体结构。
技术实现思路
本专利技术的实施例提供了一种形成半导体结构的方法，所述方法包括：接收位于半导体衬底上的结构，其中，所述结构包括至少两条导线和一个短路桥接件，并且所述导线通过所述短路桥接件彼此电连接；以及将所述短路桥接件绝缘以使所述导线彼此电隔离。本专利技术的另一实施例提供了一种半导体结构，包括：至少两条导线，设置在半导体衬底上；以及绝缘的短路桥接件，夹在所述导线之间并与所述导线接触。本专利技术的又一实施例提供了一种半导体结构，包括：至少两条导线，设置在半导体衬底上；以及氧化层，具有设置在所述导线上方的至少两个第一部分和一个第二部分，其中，所述第一部分与所述导线对准，且所述第二部分位于所述第一部分之间。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A是根据一些实施例的半导体结构的三维视图。图1B是根据一些实施例沿着图1A中的线A-A’截取的截面图。图2A是根据一些实施例的半导体结构的三维视图。图2B是根据一些实施例沿着图2A中的线B-B’截取的截面图。图3是根据实施例的半导体结构的三维视图。图4A是根据另一个实施例的半导体结构的三维视图。图4B是根据一些实施例的图4A中的侧视图。图5A是根据一些实施例的半导体结构的三维视图。图5B是根据本专利技术的一些实施例的图5A中的侧视图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。如上所述，后段制程(BEOL)可包括用图案化的多级传导工艺有线连接在一起的器件。在图案化的多级传导工艺之后，图案化的导电层在半导体衬底上以分层次的形式形成，半导体衬底在前段制程(FEOL)工艺中形成。每个图案化的导电层具有多条导线和通孔。由于按比例缩小半导体结构的尺寸，每个图案化的导电层的导线的密度可能增大从而提高短路的可能性，这导致产量降低。形成具有按比例缩小的尺寸的半导体结构变得更具挑战性。因此，仍需要不断改进形成具有按比例缩小的尺寸的半导体结构而没有短路发生的方法。为了解决上述问题，本专利技术提供了半导体结构及其形成方法。该方法包括有利于使导线彼此电隔离的绝缘工艺。因此，绝缘工艺可改进导线的短路问题。图1A是根据一些实施例的半导体结构100的三维视图。人们应当注意，为了简洁和清楚的目的，省略了一些结构。图1A示出多条导线120，例如三条导线120，将其设置在半导体衬底110上。在右边的两条导线120不连接是理想状态，但短路常通过在BEOL加工期间形成的短路桥接件130而发生，并且短路桥接件130电连接图1A示出的左边的两条导线120。造成短路的导线120之间的连接是半导体结构100中的缺陷，并且由于多种原因而发生。例如，对导线120实施化学机械抛光(CMP)可能将一些导电材料从导线120带至两条导线120之间的空间从而形成电连接两条导线120的短路桥接件130。通过图案化金属层制造导线120，因此它可为金属线、导电图案或金属图案。此外，由于金属/通孔布局依赖性，较宽的金属临界尺寸(CD)或/和弱点容易在两个金属线之间形成短路连接，并且这将在图4A-4B中更详细地讨论。在一些实施例中，在前段制程(FEOL)加工期间形成半导体衬底110。通常，半导体衬底包括需要半导体的有源和非线性器件，半导体诸如晶体管、二极管、变容二极管、光电探测器、光电发射器、多晶硅电阻器、MOS(金属-氧化物-硅或金属-氧化物-半导体)电容器、波导管、波导调制器等。FEOL加工可包括在诸如硅(Si)晶圆的半导体晶圆表面上形成晶体管和其他有源或非线性器件。根据一些实施例，图1A所示的导线120属于在BEOL加工期间形成的图案化导电层的一层。在实施例中，导线120由铜(Cu)、铝(Al)或其他适当材料制成。导线120的形成包括沉积和图案化。首先，通过化学气相沉积(CVD)、物理气相沉积(PVD)、镀、原子层沉积(ALD)或其他适当技术将诸如金属层的导电层(未示出)沉积在半导体衬底110上。此后，使用光刻工艺将导电层图案化以形成图案化的光刻胶层(未示出)，并使用蚀刻工艺蚀刻位于图案化光的刻胶层的开口内的导电层。在另一个实施例中，图案化的掩模层包括通过光刻工艺形成的图案化的光刻胶层。示例性光刻工艺可包括光刻胶涂覆、软烘、掩模对准、曝光、曝光后烘焙、光刻胶显影和硬烘焙的加工步骤。光刻曝光工艺也可通过诸如无掩模光刻、电子束写入、离子束写入和分子印迹的其他适当方法实施或被其代替。仍在另一个实施例中，通过图案化的光刻胶层的开口将蚀刻工艺应用于导电层。蚀刻工艺可包括干蚀刻、湿蚀刻或其组合以选择性地去除不需要的导电层的部分，从而形成图1A所示的导线120。图1B是根据本专利技术的一些实施例沿着图1A中的线A-A’截取的截面图。图1B示出了图1A所示的半导体结构100的截面图。如图1B所示，导线120具有包括矩形的横截面。半导体结构100包括半导体衬底110、设置在半导体衬底本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，所述方法包括：接收位于半导体衬底上的结构，其中，所述结构包括至少两条导线和一个短路桥接件，并且所述导线通过所述短路桥接件彼此电连接；以及将所述短路桥接件绝缘以使所述导线彼此电隔离。

【技术特征摘要】
2015.09.17 US 14/857,3831.一种形成半导体结构的方法，所述方法包括：接收位于半导体衬底上的结构，其中，所述结构包括至少两条导线和一个短路桥接件，并且所述导线通过所述短路桥接件彼此电连接；以及将所述短路桥接件绝缘以使所述导线彼此电隔离。2.根据权利要求1所述的方法，还包括形成所述导线的非导电表面。3.根据权利要求2所述的方法，其中，形成所述导线的非导电表面包括将所述导线的表面氧化。4.根据权利要求1所述的方法，其中，将所述短路桥接件绝缘包括将所述短路桥接件氧化。5.根据权利要求4所述的方法，还包括将所述导线的表面氧化。6.根据权利要求5所述的方法，其中，将所述短...

【专利技术属性】
技术研发人员：尤宏志，陈建茂，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71