一种IGBT器件及其制造方法技术

一种IGBT器件，包括：衬底及形成于衬底上的漂移层、电流阻挡层和半导体沟道层；位于漂移层内的P+阱；半导体沟道层上形成有发射电极；发射电极和电流阻挡层之间形成有P‑型电极，发射电极和P+阱同电位或电连接；位于发射电极间的半导体沟道层和电流阻挡层内的形成有门极沟槽；门极电极形成于门极沟槽内；集电极位于衬底的背面。P+阱的设计，降低了器件的漏电流，提高了器件的击穿电压；P‑型电极的设计，提高器件电特性的稳定性，提高器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及晶体管
，具体涉及绝缘栅双极型晶体管(insulated gate bipolar transistor，IGBT)器件及其制造方法。
技术介绍
目前，IGBT兼并了金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)的高输入阻抗和双极性晶体管(bipolar junction transistor，BJT)的低导通压降两方面的优点。在高压大功率的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域已经占有一席之地，逐渐成为该应用领域的主流器件。晶体管器件的导通电阻决定了系统应用过程的导通损耗，当器件的导通电阻小，则其应用的导通损耗少，可以提高系统的效率。IGBT已经综合了MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，器件的性能有了突破性的提升。但是，现有技术中，IGBT主要通过硅半导体材料实现，垂直结构的IGBT，主要通过P型电流阻挡层与n漂移层形成p-n结来承受高压，并且n型漂移层内的耗尽区宽度直接决定了IGBT承受电压的能力。尽管，随着n型漂移层厚度的增加，n型漂移层内的耗尽区宽度也会进一步的增加，但是当耗尽区的宽度达到上限时，将不再随n型漂移层厚度的增加而增加。同时，远离p-n结界面的垂直电场强度也在逐渐减弱，因此现有技术中垂直结构的IGBT的耐压能力仍有限。同时，由于p型电流阻挡层中空穴的存在以及大电压下空穴浓度增加，很容易导致IGBT提前发生雪崩或电流电压特性突变现象，从而导致IGBT可靠性很差。另一方面，由于硅半导体材料的理论极限，正在不断限制IGBT性能的进一步提升。因此，现有技术的基础上，进一步提升IGBT性能，同时实现低漏电高耐压、低导通电阻，高频率特性，已成为现有技术中的一个关键难题。
技术实现思路
本专利技术提供了一种IGBT器件，该IGBT器件具有低漏电高耐压、低导通电阻和高频率特性。本专利技术提供了一种IGBT器件的制造方法，这种方法制造的IGBT器件具有低漏电高耐压、低导通电阻和高频率特性。本专利技术是这样实现的：一种IGBT器件，包括：材料为p+GaN半导体层的衬底以及依次形成于衬底上的漂移层、电流阻挡层和半导体沟道层；位于漂移层内的P+阱；半导体沟道层上形成有与半导体沟道层欧姆接触的发射电极；发射电极和电流阻挡层之间形成有P-型电极，发射电极和P+阱同电位或电连接；发射电极间的半导体沟道层和电流阻挡层内形成有门极沟槽；门极电极肖特基接触的形成于门极沟槽上；集电极位于衬底的背面，并与衬底形成欧姆接触。进一步地，本专利技术的优选实施例中，漂移层为轻掺杂的n-GaN层；电流阻挡层为p-GaN层；半导体沟道层为重掺杂的n+GaN层。进一步地，本专利技术的优选实施例中，P+阱位于发射电极与门极电极间的有源区的下方的漂移层内。进一步地，本专利技术的优选实施例中，P+阱为一个或者多个，多个P+阱的位置从上至下并联排列，或者多个P+阱从上至下并联排列且P+阱的数量从上至下依次递增。进一步地，本专利技术的优选实施例中，P-型电极与电流阻挡层形成欧姆接触，且发射电极和P+阱同电位或电连接。进一步地，本专利技术的优选实施例中，门极电极分别与半导体沟道层和电流阻挡层的接触面形成肖特基接触。进一步地，本专利技术的优选实施例中，门极沟槽的底部与半导体沟道层下表面齐平，或者延伸至电流阻挡层内。进一步地，本专利技术的优选实施例中，IGBT器件还包括二维电子气再生长层，二维电子气再生长层覆盖半导体沟道层并填入门极沟槽中。进一步地，本专利技术的优选实施例中，门极沟槽的底部与半导体沟道层下表面齐平，或者延伸至电流阻挡层内，或者与漂移层的上表面齐平，或者低于漂移层的上表面。进一步地，本专利技术的优选实施例中，二维电子气再生长层包括电子输运半导体层和位于电子输运半导体层上的电子供给半导体层，在电子输运半导体层和电子供给半导体层界面的电子输运半导体层内形成二维电子气。进一步地，本专利技术的优选实施例中，电子输运半导体层是GaN；电子供给半导体层是AlGaN半导体层。进一步地，本专利技术的优选实施例中，IGBT器件还包括缓冲层，缓冲层位于衬底和漂移层之间。进一步地，本专利技术的优选实施例中，缓冲层为重掺杂的n+GaN层。本专利技术还提供了上述IGBT器件的制造方法，其包括：在衬底上依次生长漂移层、电流阻挡层和半导体沟道层；在漂移层内形成P+阱；在半导体沟道层上形成发射电极，发射电极与半导体沟道层形成欧姆接触；在发射电极与电流阻挡层之间形成P-型电极；在发射电极间的半导体沟道层与电流阻挡层内形成门极沟槽；在门极沟槽内形成肖特基接触的门极电极；以及在衬底的背面形成欧姆接触集电极。进一步地，本专利技术的优选实施例中，上述制造方法还包括在衬底上生长漂移层之前先形成缓冲层。本专利技术的有益效果是：本专利技术提供的IGBT器件结构及其制备方法，通过在漂移层内且集电极和门极电极之间有源区的下方，可以通过注入或扩散B离子方式形成反型层高浓度掺杂区域，并通过高温退火工艺，实现若干重掺杂的P+阱。P+阱与其周围漂移层形成若干p-n结，可以进一步扩展该漂移层中的耗尽区宽度，提高器件的反向击穿电压。进一步地，由于电流阻挡层中不可避免存在空穴，并且在强电场条件下，还将产生大量的电子-空穴对，很容易导致IGBT器件提前发生雪崩或电流电压特性突变现象，通过在发射电极以及电流阻挡层之间形成P-型电极，该P-型电极可以有效吸引多余的空穴，将该空穴逐渐导出，可以进一步提高器件电特性稳定性，提高器件的可靠性。因此，本专利技术的垂直结构IGBT器件，由于P+阱的设计，可以降低器件的漏电流以及提高器件的击穿电压；进一步由于P-型电极的设计，可以提高器件电特性的稳定性，进一步提高器件的可靠性。附图说明为了更清楚地说明本专利技术实施方式的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1A为本专利技术实施例1的IGBT器件经过步骤S1后实现的结构示意图；图1B为本专利技术实施例1的IGBT器件经过步骤S2后实现的结构示意图；图1C为本专利技术实施例1的IGBT器件经过步骤S3后实现的结构示意图；图1D为本专利技术实施例1的IGBT器件经过步骤S4后实现的结构示意图；图1E为本专利技术实施例1的IGBT器件经过步骤S5后实现的结构示意图；图1F为本专利技术实施例1的IGBT器件经过步骤S6后实现的结构示意图；图1G为本专利技术实施例1的IGBT器件经过步骤S7后实现的结构示意图；图2为本专利技术实施例2的IGBT器件的结构示意图；图3为本专利技术实施例3的IGBT器件的结构示意图。图中标记分别为：IGBT器件100；IGBT器件200；衬底101；漂移层102；电流阻挡层103；半导体沟道层104；开口处104a；发射电极105；门极沟槽120；门极电极122；集电极130；P+阱140；P-型电极150；缓冲层160；二维电子气再生长层180；电子输运半导体层106；电子供给半导体层107；二维电子气108。具体实施方式为使本专利技术实施方式的目的、技术方案和本文档来自技高网...

【技术保护点】
一种IGBT器件，其特征在于，所述IGBT器件包括：衬底，所述衬底的材料为p+GaN半导体层；漂移层，所述漂移层位于所述衬底上；电流阻挡层，所述电流阻挡层位于所述漂移层上；半导体沟道层，所述半导体沟道层位于所述电流阻挡层上；P+阱，所述P+阱位于所述漂移层内；发射电极，所述发射电极位于所述半导体沟道层上，并与所述半导体沟道层欧姆接触；P‑型电极，所述P‑型电极位于所述发射电极和所述电流阻挡层之间；门极电极，所述门极电极肖特基接触的形成于所述发射电极间的所述半导体沟道层与所述电流阻挡层内的门极沟槽上；集电极，所述集电极位于所述衬底的背面，并与所述衬底形成欧姆接触。

【技术特征摘要】
1.一种IGBT器件，其特征在于，所述IGBT器件包括：衬底，所述衬底的材料为p+GaN半导体层；漂移层，所述漂移层位于所述衬底上；电流阻挡层，所述电流阻挡层位于所述漂移层上；半导体沟道层，所述半导体沟道层位于所述电流阻挡层上；P+阱，所述P+阱位于所述漂移层内；发射电极，所述发射电极位于所述半导体沟道层上，并与所述半导体沟道层欧姆接触；P-型电极，所述P-型电极位于所述发射电极和所述电流阻挡层之间；门极电极，所述门极电极肖特基接触的形成于所述发射电极间的所述半导体沟道层与所述电流阻挡层内的门极沟槽上；集电极，所述集电极位于所述衬底的背面，并与所述衬底形成欧姆接触。2.根据权利要求1所述的IGBT器件，其特征在于，所述漂移层为轻掺杂的n-GaN层；所述电流阻挡层为p-GaN层；所述半导体沟道层为重掺杂的n+GaN层。3.根据权利要求1所述的IGBT器件，其特征在于，所述P+阱位于所述发射电极与所述门极电极间的有源区的下方的所述漂移层内。4.根据权利要求3所述的IGBT器件，其特征在于，所述P+阱为一个或者多个，多个所述P+阱的位置从上至下并联排列，或者多个所述P+阱从上至下并联排列且所述P+阱的数量从上至下依次递增。5.根据权利要求1所述的IGBT器件，其特征在于，所述P-型电极与所述电流阻挡层形成欧姆接触，且所述发射电极和所述P+阱同电位或电连接。6.根据权利要求1所述的IGBT器件，其特征在于，所述门极电极分别与所述半导体沟道层和所述电流阻挡层的接触面形成肖特基接触。7.根据权利要求1或6所述的IGBT器件，其特征在于，所述门极沟槽的底部与所述半导体沟道层下表面齐平，或者延伸至所述电流阻挡层内。8.根据权利要求1所述的I...

【专利技术属性】
技术研发人员：赵树峰，裴轶，
申请(专利权)人：苏州捷芯威半导体有限公司，
类型：发明
国别省市：江苏;32