级联型功率器件的栅极驱动电路、集成半导体功率器件制造技术

技术编号:37959455 阅读:48 留言:0更新日期:2023-06-30 09:34
本发明专利技术公开了一种级联型功率器件的栅极驱动电路、集成半导体功率器件。栅极驱动电路包括:电流型驱动单元;电流检测单元,用于检测级联增强型晶体管的漏极的电流;自供电单元,用于输出第一供电信号,并在电流型驱动的输入端输入第二电平后通过级联耗尽型晶体管的漏极充电;电压调节单元,用于将第一供电信号调节为第二供电信号;保护单元,用于在第一供电信号超过第一预设电压时输出过压保护信号,在第二供电信号小于第二预设电压时输出欠压保护信号;门逻辑单元,用于输出复位信号;触发单元,用于将脉宽调制信号输出至电流型驱动单元的输入端,并根据复位信号复位。本发明专利技术能够降低级联型功率结构中氮化镓器件损坏和故障的概率。概率。概率。

【技术实现步骤摘要】
级联型功率器件的栅极驱动电路、集成半导体功率器件


[0001]本专利技术实施例涉及电力电子
,尤其涉及一种级联型功率器件的栅极驱动电路、集成半导体功率器件。

技术介绍

[0002]与硅基功率MOSFET相比,硅基氮化镓(GaN)器件具有更为优越的性能,如工作频率更高、耐温性更好以及更高的电源应用功率密度等,因而氮化镓器件在现代电力电子
的应用越来越广泛。
[0003]氮化镓功率晶体管可分为耗尽型(d型)和增强型(e型)两类,其中,e型GaN功率晶体管为正阈值电压驱动,类似于驱动常关n沟道MOSFET,但存在许多挑战,包括:阈值电压低、栅极驱动电压范围窄、高速功率切换过程导致的dv/dt和di/dt问题等。另一方面,d型GaN晶体管通常需要栅源极负压以可靠关断。然而,提供负电压电平在实际应用中并不常见且不可行,而在工作过程中发生供电切换可能会导致常开电路出现严重的安全问题。因此,在级联型结构中使用d型GaN功率晶体管是一种公认的有效的使用方案。然而,现有的级联型结构中氮化镓器件损坏和故障的概率较高,限制了氮化镓器件的应用。...

【技术保护点】

【技术特征摘要】
1.一种级联型功率器件的栅极驱动电路,所述级联型功率器件包括级联耗尽型晶体管和级联增强型晶体管,其特征在于,所述栅极驱动电路包括:电流型驱动单元,用于将其输入端的第一电平转换为电流信号后由其电流输出端输出至所述级联增强型晶体管的栅极;电流检测单元,用于检测所述级联增强型晶体管的漏极的电流;自供电单元,用于输出第一供电信号,并在所述电流型驱动的输入端输入第二电平后通过所述级联耗尽型晶体管的漏极充电;所述第一电平与所述第二电平极性相反;保护单元,用于在所述第一供电信号超过第一预设电压时输出过压保护信号,在第二供电信号小于第二预设电压时输出欠压保护信号,以及用于在所述级联增强型晶体管的漏极的电流超过预设电流时输出过流保护信号;门逻辑单元,用于在其输入端输入所述欠压保护信号和所述过流保护信号中的至少一个时输出复位信号;触发单元,用于将脉宽调制信号输出至所述电流型驱动单元的输入端,并根据所述复位信号复位;电压调节单元,用于将所述第一供电信号调节为所述第二供电信号后向所述电流型驱动单元、所述保护单元、所述门逻辑单元和所述触发单元供电。2.根据权利要求1所述的级联型功率器件的栅极驱动电路,其特征在于,所述栅极驱动电路还包括延时单元;所述延时单元的输入端与所述电流型驱动单元的电压输出端电连接,所述延时单元的输出端与所述电流检测单元的状态切换端及所述自供电单元的状态切换端电连接,所述延时单元用于将所述电流型驱动单元的电压输出端的信号延时预设时间后输出至所述电流检测单元的状态切换端及所述自供电单元的状态切换端;其中,所述电流型驱动单元用于将其输入端的信号反相后由其电压输出端输出。3.根据权利要求2所述的级联型功率器件的栅极驱动电路,其特征在于,所述电流检测单元包括:感测晶体管、感测电阻、第一检测NMOS管和第二检测NMOS管;所述感测晶体管的漏极与所述级联增强型晶体管的漏极电连接,所述感测晶体管的栅极作为所述电流检测单元的状态切换端,且与所述延时单元的输出端电连接,所述感测晶体管的源极与所述第一检测NMOS管的漏极电连接;所述第一检测NMOS管的栅极与所述延时单元的输出端电连接,所述第一检测NMOS管的源极与所述感测电阻的第一端电连接;所述感测电阻的第一端与所述保护单元电连接,所述感测电阻的第二端用于外接参考地或外接电阻;所述第二检测NMOS管的漏极与所述感测晶体管的源极电连接,所述第二检测NMOS管的源极与所述感测电阻的第二端电连接,所述第二检测NMOS管的栅极作为所述电流检测单元的模式选择端。4.根据权利要求2所述的级联型功率器件的栅极驱动电路,其特征在于,所述自供电单元包括:上拉电阻、上拉防逆流二极管、第三NOMS管、第四NMOS管和储能电容;所述上拉电阻的第一端与所述级联耗尽型晶体管的漏极电连接,所述上拉电阻的第二端与所述第三NMOS管的漏极电连接;所述第三NMOS管的栅极作为所述自供电单元的状态切
换端,所述第三NMOS管的源极接地;所述上拉防逆流二极管的阳极与所述级联耗尽型晶体管的漏极电连接,所述上拉防逆流二极管的阴极与所述第四NMOS管的漏极电连接;所述第四NMOS管的栅极与所述上拉电阻的第二端电连接,所述第四NMOS管的源极与所述储能电容的第一端电连接,所述储能电容的第二端接地,且所述储能电容的第一端用于输出所述第一供电电压。5.根据权利要求2所述的级联型功率器件的栅极驱动电路,其特征在于,所述延时单元包括:第一延时PMOS管、第二延时PMOS管,第一延时NMOS管、第二延时NOMS管、第一延时电阻、第二延时电阻和延时电容;所述第一延时PMOS管的源极与所述第二延时PMOS管的源极连接后作为所述延时单元的供电端,所述第一延时PMOS管的漏极与所述第一延时电阻的第一端电连接,所述第一延时PMOS管的栅极与所述第一延时NMOS管的栅极连接后作为所述延时单元的输入端;所述第一延时NMOS管的漏极与所述第二延时电阻的第一端电连接,所述第一延时NMOS管的源极接地;所述第二延时PMOS管的漏极与所述第二延时NMOS管的漏极连接后作为所述延时单元的输出端,所述第二延时PMO...

【专利技术属性】
技术研发人员:胡茂裴轶朱永生
申请(专利权)人:苏州捷芯威半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1