一种IGBT器件的制造方法及其器件技术

本发明专利技术涉及半导体器件技术领域，尤其涉及一种IGBT器件的制造方法及其器件。其中，方法包括利用外延技术，以P+衬底，依次外延出耐压漂移区、P型体区外延层以及N+源区外延层，形成基体；利用光刻及刻蚀技术，在基体上开设栅区沟槽和肖特基沟槽；在栅区沟槽内壁经热氧化形成栅氧化层，在栅氧化层的内壁，通过淀积、光刻、刻蚀形成栅电极；在栅电极外表面进行钝化层淀积，经光刻、刻蚀形成栅电极绝缘保护层；最后在肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；最终得到IGBT器件。本发明专利技术提供的IGBT器件的制造方法及其器件，省去了杂质掺杂及扩散工艺，增强了栅氧化层的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体器件
，尤其涉及一种IGBT器件的制造方法及其器件。
技术介绍
宽禁带半导体IGBT器件，尤其是碳化硅IGBT器件及氮化镓IGBT器件，是目前备受瞩目的功率开关器件，它的驱动电路非常简单，且与现有的功率器件驱动电路的兼容性好。IGBT(绝缘栅双极型晶体管)，是由BJT(双极型三极管)和MOSFET(金属氧化物半导体三极管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT(也称GTR)的低导通压降两方面的优点。其中纵向IGBT器件，芯片背面的P型发射区，实现的方式主要是离子注入技术和外延技术。由于宽禁带半导体IGBT器件设计方面存在两个主要技术问题：一是沟道电子迁移率低，进而导致MOSFET的沟道电阻大的问题；二是在高温、高电场下栅氧可靠性不足的问题；故而，宽禁带半导体IGBT器件设计方面的主要技术问题在于宽禁带半导体MOSFET器件面临的上述技术问题。目前，对于沟道电子迁移率低的问题，解决方式主要有两种：一是选择合适的晶向，因为不同晶向的电子迁移率不同，迁移率最大可以相差5倍，故而选择高电子迁移率的晶面上形成沟道；由于碳化硅的本文档来自技高网...

【技术保护点】
一种IGBT器件的制造方法，其特征在于，包括如下步骤：将一块重掺杂的P型宽禁带半导体材料作为衬底，即P+衬底，在其上表面进行N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层；并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区...

【技术特征摘要】
1.一种IGBT器件的制造方法，其特征在于，包括如下步骤：将一块重掺杂的P型宽禁带半导体材料作为衬底，即P+衬底，在其上表面进行N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层；并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区沟槽；在所述栅区沟槽的内壁，进行热氧化或淀积，形成栅氧化层；在所述栅氧化层的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极；在所述栅电极的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜,形成第二掩膜层；并在所述第二掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的两侧边缘位置处形成肖特基沟槽刻蚀窗口；在所述肖特基沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成肖特基沟槽，且所述肖特基沟槽的深度要大于所述栅区沟槽的深度，最终形成沟槽MOSFET；在所述肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；所述沟槽MOSFET与所述肖特基二极管共用金属电极。2.如权利要求1所述的IGBT器件的制造方法，其特征在于，所述P型体区外延层的厚度在0.1μm-1μm之间。3.如权利要求2所述的IGBT器件的制造方法，其特征在于，在所述P+衬底上进行N型外延的后期，增加掺杂浓度，形成N1浓掺杂外延层；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀时，刻...

【专利技术属性】
技术研发人员：刘广海，叶武阳，宋宏德，邢文超，贾国，
申请(专利权)人：吉林华微电子股份有限公司，
类型：发明
国别省市：吉林;22