薄膜晶体管阵列基板、液晶显示装置及制造方法制造方法及图纸

本发明专利技术公开了一种低温多晶硅薄膜晶体管阵列基板、液晶显示装置及对应的制造方法。所述薄膜晶体管阵列基板将用于形成薄膜晶体管的源极、漏极以及阵列基板数据线的金属层形成在像素电极的透明导电层上，从而使得在制造过程中只需进行一次过孔的图案化工艺，同时，由于所述金属层与透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种低温多晶硅薄膜晶体管阵列基板、液晶显示装置及对应的制造方法。所述薄膜晶体管阵列基板将用于形成薄膜晶体管的源极、漏极以及阵列基板数据线的金属层形成在像素电极的透明导电层上，从而使得在制造过程中只需进行一次过孔的图案化工艺，同时，由于所述金属层与透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。【专利说明】
本专利技术涉及低温多晶硅液晶显示领域，尤其涉及一种低温多晶硅薄膜晶体管阵列基板、液晶显示装置及其制造方法。
技术介绍
现有的低温多晶硅液晶显示装置使用的低温多晶硅薄膜晶体管(LTPS-TFT，LowTemperature Poly-Silicon Thin Film Transistor)阵列基板通常使用如图1 所不的结构。如图1所示，薄膜晶体管阵列基板10包括基板11，有源层12，栅极绝缘层13，包括栅极图案14a和栅线图案14b的图案化的第一金属层14，第一保护层15，设置于第一保护层15上图案化的第二金属层16，第二保护层17以及位于第二保护层17上的用于形成公共电极的透明导电层181，覆盖透明导电层181的钝化层19和形成在钝化层19上方的用于形成像素电极的透明导电层182。其中，有源层12用于构成薄膜晶体管的有源区，第二金属层16通过穿透第一保护层15和栅极绝缘层13的过孔与有源区连接形成薄膜晶体管的源极和漏极以及与源级连接的数据线。透明导电层182通过穿透第二保护层的过孔与漏极连接，从而使得透明导电层182与漏极形成电连接。同时，有源层12延伸到栅线142下方，其与栅线142的一部分构成了存储电容。采用图1所示结构的薄膜晶体管阵列基板在制造过程中，需要经过多晶硅层图案形成(Maskl)、定义沟道掺杂区(Mask2)、定义N型离子注入区域(Mask3)、第一金属层栅极以及栅线图案形成(Mask4)、定义P型离子注入区域(Mask5)、形成露出多晶硅层的过孔(Mask6)、第二金属层源极、漏极以及数据线图案形成(Mask7)、形成露出漏极的过孔(Mask8)、形成公共电极层的透明导电层图案化(Mask9)、钝化层图案化(MasklO)以及形成像素电极的透明导电层图案化(Maskll)等十一道掩膜曝光工艺。掩膜工艺较多会显著增高制造的复杂性和制造成本，同时，现有的阵列基板结构各层之间相互覆盖的差异会导致显示效果变差，并增大工艺难度。
技术实现思路
本专利技术在要解决的技术问题在于提出一种，减少制造工艺中的掩膜曝光次数，降低工艺复杂度和制造成本。为此，本专利技术公开了一种低温多晶硅薄膜晶体管阵列基板，包括:基板；形成在所述基板上的有源层；覆盖所述有源层的栅极绝缘层；设置在所述栅极绝缘层上的图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线；覆盖所述栅极和栅线的保护层；设置在所述保护层上的图案化的第一透明导电层，所述第一透明导电层构成所述阵列基板的像素电极；设置在所述第一透明导电层上通过过孔与所述有源层导电连接的图案化的第二金属层，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。优选地，所述图案化的有源层包括有源区和存储电容区；所述有源层的有源区位于栅极下方，且包括源极区、漏极区和沟道区，所述薄膜晶体管的源极通过第一过孔与所述源极区的有源层电连接，所述薄膜晶体管的漏极通过第二过孔与所述漏极区的有源层电连接；所述存储电容区位于栅线下方。优选地，所述有源层的存储电容区通过第三过孔与所述漏极电连接。优选地，所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体。优选地，所述阵列基板还包括覆盖所述第二金属层和第一透明导电层的钝化层以及设置于所述钝化层上的第二透明导电层，所述第二透明导电层构成公共电极。优选地，所述第二透明导电层还包括沿数据线方向延伸且与所述数据线至少部分交叠的冗余公共电极，所述冗余公共电极与所述公共电极电性隔绝。优选地，所述保护层包括覆盖第一金属层的层间介质绝缘层和形成于所述层间介质绝缘层上的平坦化层。优选地，在所述基板和有源层之间还包括缓冲层。本专利技术还公开了一种低温多晶硅液晶显示装置，其包括如上所述的薄膜晶体管阵列基板。本专利技术还公开了一种低温多晶硅薄膜晶体管阵列基板的制造方法，包括:在基板上形成图案化的有源层；在所述有源层上形成栅极绝缘层；在所述栅极绝缘层上形成图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线；在所述栅极和栅线上形成保护层；图案化所述保护层和所述栅极绝缘层以形成露出部分有源层的过孔；在所述保护层上形成图案化的第一透明导电层，并在所述第一透明导电层上形成图案化的第二金属层；其中，所述第一透明导电层构成所述阵列基板的像素电极，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。优选地，在基板上形成图案化的有源层包括:在基板上沉积非晶硅层；所述非晶硅层经过激光热退火工艺、掩膜工艺和掺杂工艺形成有源层；图案化所述有源层，形成薄膜晶体管的有源区和位于栅线下方的存储电容区；所述有源层的有源区进行沟道掺杂，形成源极区、漏极区和沟道区，所述膜晶体管的源极通过所述第一过孔与所述有源层的源极区电连接，所述膜晶体管的漏极通过第二过孔与所述有源层的漏极区电连接。优选地，所述有源层的存储电容区通过第三过孔与所述漏极电连接。优选地，所述有源层的存储电容区与所述有源区的漏极区直接电连接为一个整体。优选地，所述方法还包括:在所述第二金属层和所述第一透明导电层上形成钝化层；在所述钝化层上形成第二透明导电层，所述第二透明导电层构成所述阵列基板的公共电极。优选地，在所述钝化层上形成第二透明导电层还包括:对所述第二透明导电层进行图案化，以形成沿数据线方向延伸且与所述数据线至少部分交叠的冗余公共电极，所述冗余公共电极与所述公共电极电性隔绝。优选地，在所述栅极和栅线上形成保护层包括:形成覆盖所述第一金属层的层间介质绝缘层；在所述层间介质绝缘层上形成平坦化层。优选地，在所述保护层上形成图案化的第一透明导电层并在所述第一透明导电层上形成图案化的第二金属层包括:形成第一透明导电层；在所述第一透明导电层上形成第二金属层；在所述第二金属层上涂布光刻胶；利用灰色调掩膜版或半透式掩膜版对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域，光刻胶半保留区域和光刻胶完全去除区域，其中，光刻胶完全保留区域对应于源极、漏极和数据线区域；所述光刻胶半保留区域对应于像素电极区域； 通过刻蚀获得图形化的第一透明导电层和第二金属层。优选地，所述方法还包括:在所述基板和所述有源层之间形成缓冲层。本专利技术通过改变低温多晶硅薄膜晶体管阵列基板的结构，将用于形成源极、漏极以及数据线的金属层形成在像素电极的透明导电层上，从而使得在制造过程中只需进行一次过孔的图案化工艺，同时，由于所述金属层与透明导电层层叠在一起，可以使用半透掩膜工艺一次刻蚀实现两层的图案化，由此，减少了掩膜曝光工艺的次数，降低了工艺难度和成本。同时，由于漏极与像素电极直接层叠连接，其相对于过孔连接，改善了连接电学特性，提高了阵列基板的显示性能。【专利附图】【附图说明】图1是现有的低温多晶硅薄膜晶体管阵列基本文档来自技高网...

【技术保护点】
一种低温多晶硅薄膜晶体管阵列基板，包括：基板；形成在所述基板上的有源层；覆盖所述有源层的栅极绝缘层；设置在所述栅极绝缘层上的图案化的第一金属层，所述第一金属层构成薄膜晶体管的栅极和阵列基板的栅线；覆盖所述栅极和栅线的保护层；设置在所述保护层上的图案化的第一透明导电层，所述第一透明导电层构成所述阵列基板的像素电极；设置在所述第一透明导电层上通过过孔与所述有源层导电连接的图案化的第二金属层，所述第二金属层构成薄膜晶体管的漏极和源极以及所述阵列基板的数据线。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢振清，李俊谊，周晓莲，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：福建;35